CONVERSIONE ANALOGICO-DIGITALE, A/D Ingresso analogico Vin oppure Iin Grandezza di riferimento Convertitore A/D D1, D2, …Dn Uscita digitale VFS, IFS ADC, Analog to Digital Converter D1D2…Dn Parola digitale di uscita BIT meno significativo – LSB, Least Significant Bit BIT più significativo –MSB, Most Significant Bit N è il numero decimale intero corrispondente alla parola digitale D1D2…Dn: N D1 2n 1 D2 2n 2 ... Dn 20 RELAZIONE INGRESSO-USCITA di un ADC IDEALE VFS Codice di uscita 2 n Minima variazione dell’ingresso in grado di produrre un cambiamento nel codice di uscita. Risoluzione 111 1 LSB 110 ADC con 12 bit e VFS=10V 101 2.44mV di risoluzione. 100 011 Intervallo di valori Vin a cui corrisponde lo stesso codice 010 001 N VFS 2n 000 1/8 1/4 1/2 3/4 Tensione di ingresso 1 Vin/VFS ERRORE DI QUANTIZZAZIONE 111 110 101 100 011 Il codice di uscita SOTTOSTIMA la tensione di ingresso 010 001 000 Il codice di uscita SOVRASTIMA la tensione di ingresso 1/8 1/4 ½ LSB -½ LSB 1/2 3/4 1 Vin/VFS NON - LINEARITA’ DIFFERENZIALE 111 111 111 110 110 110 101 101 101 100 100 100 011 011 011 010 001 010 001 010 001 000 000 000 Larghezza del gradino ideale pari a 1 LSB. Vin/VFS 1/4 1/2 3/4 1 Larghezza del gradino ERRORE di linearità differenziale DNL, Differential Non Linearity Scostamento tra la larghezza del gradino i-esimo ed il suo valore ideale di 1 LSB ERRORE DI QUANTIZZAZIONE in ADC REALE 111 110 101 100 011 010 001 000 1/4 ½ LSB -½ LSB 1/2 3/4 1 NON - LINEARITA’ INTEGRALE 111 111 110 110 101 101 100 100 011 011 010 001 010 001 000 000 Retta interpolatrice 1/4 ERRORE di linearità integrale INL, Integral Non Linearity 1/2 3/4 1 Scostamento tra il centro del gradino reale e quello teorico ERRORE per un CODICE MANCANTE 111 110 101 Codice che non uscirà mai 100 011 010 001 000 Vin/VF 1/4 Se manca un codice, l’errore di quantizzazione è necessariamente maggiore di 1 LSB 1 LSB ½ LSB -½ LSB 1/2 3/4 1 ERRORE di GUADAGNO 111 110 101 Pendenza ideale 100 011 010 001 000 1/8 1/4 1/2 3/4 Tensione di ingresso 1 Vin/VFS STRUTTURA BASE DEI CONVERTITORI Segnale analogico da convertire Comparatore VX - VR(t) + Tensione di riferimento VR(t) viene fatta variare con l’obiettivo di eguagliare VX (entro l’errore di quantizzazione del convertitore) : VX VR (t ' ) 0.5 LSB Insieme di coefficienti binari D1D2…Dn che generano VR(t’) (e quindi VX ) CONVERTITORE A CONTATORE-RAMPA Principio di funzionamento Segnale analogico VX in INGRESSO VR(t) + VDAC DAC 2n valori discreti di VR a n bit Codice digitale di USCITA t CONTATORE a n bit Clock (ck) LOGICA di CONTROLLO Segnale analogico in INGRESSO VX VR(t) - + DAC a n bit Codice digitale di USCITA S R Flip - Flop Q Q E.O.C. CONTATORE a n bit (End Of Conversion) Clock (fck) Reset CONVERTITORE A INSEGUIMENTO Principio di funzionamento Segnale analogico VX in INGRESSO VR(t) + DAC a n bit Codice digitale di USCITA CONTATORE a n bit Up Logica Down Clock (ck) ANDAMENTO del SEGNALE VR(t),VX VX - VR(t) + 1 LSB VX DAC a n bit Codice digitale di USCITA CONTATORE a n bit Up Logica Down Clock VR(t), segnale in uscita dal DAC t PERDITA di ACQUISIZIONE VR(t),VX VX Fronte rapido di VX Il DAC ha perso l’aggancio VR(t) Perdita di acquisizione La parola immagazzinata dal contatore NON è rappresentativa di VX FREQUENZA MASSIMA di AGGANCIO Massima velocità di variazione dell’ingresso sinusoidale VX: 1/fin VFS d VFS sin( 2f in t ) VFS f in dt 2 t 0 t=0 Massima velocità di variazione dell’uscita del DAC: V 1 LSB 1 LSB f ck FS f ck n Periodo di clock 2 VFS fin VFS 2n f ck da cui fin f ck 2n CONVERTITORE ad APPROSSIMAZIONI SUCCESSIVE Segnale analogico VX in INGRESSO - VR(t) + DAC a n bit Codice digitale di USCITA LOGICA di CONTROLLO SAR – Successive Approximation Register Start Clock E.O.C. Esempio di approssimazioni successive VR(t),VX VFS 111 110 3VFS 4 101 100 VFS 2 110 101 VX 100 VR(t) 011 010 100 Codice finale VFS 4 001 000 0 T 2T 3T 4T t FREQUENZA MASSIMA del SEGNALE da CONVERTIRE E’ fondamentale che il segnale di ingresso resti costante entro ±½LSB durante il tempo di conversione Massima velocità di variazione di un ingresso sinusoidale : d VFS sin( 2f in t ) VFS f in dt 2 t 0 TConv Durata della conversione : VFS fin V n .5 FS f ck 2n Esempio : ADC a 10 bit e fck=1 MHz n f ck da cui f in .5 fin< 16 Hz per un segnale sinusoidale con ampiezza picco-picco pari a VFS f ck n 2n PRINCIPIO della CONVERSIONE A “DOPPIA RAMPA” Segnale analogico da convertire Tensione FISSA di riferimento C R VX - S1 VU + -VREF S2 Tempo variabile con VX (S1 aperto e S2 chiuso) Tempo fisso (S1 chiuso e S2 aperto) Vo Pendenza T1 T2 VX RC VREF , pendenza costante perché RC VREF, R e C costanti. VU VX T1 RC Si misura T2 per avere VX RELAZIONI TEMPO-AMPIEZZA Tempo fisso Vo Pendenza Tempo variabile con VX T1 T2 VX RC VREF , pendenza costante perché RC VREF, R e C costanti. Vo VX V T1 REF T2 RC RC VX VREF T2 T1 Non dipende dai parametri costruttivi del circuito integratore ! Note VREF e T1 e misurando T2 si risale a VX CONVERTITORE A/D a “DOPPIA RAMPA” t=0 Segnale analogico in INGRESSO C R VX - Vo + -VREF S1 S2 + LOGICA DI CONTROLLO Start VX VREF N 2n N CONTATORE a n bit E.O.C. Clock (ck) TEMPI di CONVERSIONE Il tempo di conversione, Tc=T1+T2, varia proporzionalmente a VX : TCmin quando VX = 0V TCmin = T1 TCmax quando N=2n , cioè T1=T2 TC max 2n 2 f ck Velocità di conversione relativamente bassa Esempio : DAC a 10 bit e fck=1 MHz (periodo 1 s) Tcmax 2 ms 500 conversioni/s SIGNIFICATIVITA’ DELLA CONVERSIONE anche con VX VARIABILE Segnale all’uscita (dopo l’integrazione) Segnale all’ingresso VIN T1 T2 Vo T1 T2 |VX| |VREF| T1 VX ( t ) VU 0 La parola digitale che si ottiene alla fine della conversione rappresenta il VALORE MEDIO del segnale all’ingresso nell’intervallo T1 RC dt 1 VX T1 RC VX VREF N 2n VU VX T1 RC SIGNIFICATIVITA’ DELLA CONVERSIONE anche con VX VARIABILE Segnale all’uscita (dopo l’integrazione) Segnale all’ingresso VIN T1 T2 Vo T1 T2 |VX| |VREF| T1 VX ( t ) VU 0 La parola digitale che si ottiene alla fine della conversione rappresenta il VALORE MEDIO del segnale all’ingresso nell’intervallo T1 RC dt 1 VX T1 RC VX VREF N 2n VU VX T1 RC CONVERTITORE “Flash” VX VFS Segnale analogico in INGRESSO 3R/2 - R + - R + - R + - R + - Per fare un convertitore a n bit occorrono 2n-1 comparatori ! R + - R + + R/2 C O D I F I C A T O R E . L O G I C O Viene confrontato in parallelo da (2n-1) comparatori D1 D2 D3 CONVERTITORI NON-LINEARI Segnale di ingresso 10 V 10 mV Risoluzione di 0.1% 10 mV Risoluzione di 0.1% 10 V Con ADC lineare occorrono 20 bit 10 V 10 6 2 20 ! 10V Si preferisce una codifica NON LINEARE in cui la risoluzione sia una percentuale fissa della ampiezza del singolo campione CONVERTITORE A/D BIPOLARI Segnale analogico in INGRESSO ±VX S1 ADC UNIPOLARE R R - S2 + Vo + LOGICA DI CONTROLLO INTERRUTTORI Codice digitale di USCITA
Scarica
