MODELLAZIONE E CARATTERIZZAZIONE METROLOGICA DEI
CONVERTITORI A/D CON ARCHITETTURA SERIALE
E. Mancini,
S. Rapuano
Dipartimento di Ingegneria, Università del Sannio, Piazza Roma, 82100 Benevento, Italy,
Tel.: 0824 305817, Fax: 0824 305840, E-mail: [email protected],
http://lesim1.ing.unisannio.it
SOMMARIO
Il lavoro presenta un sistema modulare per la modellazione e la caratterizzazione dei convertitori
analogico-digitali. Il sistema è costituito da (i) uno strumento virtuale (VI), che si occupa della
modellazione dei convertitori, (ii) un VI per il testing, ed (iii) un’interfaccia software per la
strumentazione. E’ in fase di verifica funzionale un database, con relativo gestore, per la registrazione
e la condivisione tra diversi utenti delle misure e dei risultati dei test. Il software è stato sviluppato in
Java per assicurarne l’indipendenza dalla piattaforma sulla quale verrà eseguito e permettere, con
l’ausilio della tecnologia CORBA, un supporto all’elaborazione distribuita. L’architettura modulare di
cui è dotato, inoltre, assicura una buona flessibilità e capacità di espansione. Il sistema è stato
applicato a convertitori con architettura seriale, mediante la realizzazione di moduli dedicati, tuttavia,
può essere facilmente utilizzato su convertitori di tipo diverso realizzando ulteriori moduli.
PAROLE CHIAVE
ADC, modellazione, strumentazione virtuale, Java, CORBA.
1. INTRODUZIONE
I convertitori Analogico-Digitali (o ADC) costituiscono elementi costruttivi fondamentali in un’ampia
gamma di dispositivi, dai più avanzati sistemi elettronici per la difesa ai PC multimediali per utenti
domestici, dalla TV digitale ad alta definizione (HDTV) ai sistemi di telecomunicazioni a larga banda.
La continua evoluzione dei sistemi elettronici che contengono dispositivi di conversione del segnale
esercita una spinta crescente allo sviluppo di nuovi convertitori per soddisfare specifiche di progetto
sempre più stringenti. In particolare, applicazioni che richiedono la digitalizzazione di segnali
analogici a larga banda, come i nascenti apparati di telecomunicazioni cellulari di terza generazione o
il video digitale ad alta risoluzione, necessitano di ADC con prestazioni crescenti in termini di
frequenza di campionamento e risoluzione. Tali dispositivi inoltre, devono avere dimensioni sempre
più ridotte, in modo da ridurne i costi di produzione ed aumentarne l’integrabilità, ed un altrettanto
ridotto consumo di potenza, per garantire una sufficiente autonomia ai sistemi portatili.
Spinta dalle richieste dei costruttori di sistemi ibridi analogico/digitali la ricerca individua architetture
sempre nuove per i dispositivi di conversione del segnale. E’ quindi fondamentale disporre di
affidabili metodi di misura per la loro caratterizzazione.
Recentemente l’IEEE ha pubblicato lo standard 1241 (IEEE, 2001) che uniforma le procedure per il
test dei convertitori A/D, nonché le figure di merito atte alla loro caratterizzazione metrologica sia nel
dominio del tempo che della frequenza. Pur non chiudendo definitivamente il problema della
caratterizzazione degli ADC, la pubblicazione dello standard fornisce un ottimo riferimento per la
realizzazione di sistemi automatici di test per questi dispositivi. In tale ambito, l’IMEKO TC-4
(International Measurement Confederation, Technical Committee 4) sta sviluppando un progetto
internazionale per la realizzazione di software per la caratterizzazione automatica dei convertitori in
ambiente Matlab e LabVIEW, linguaggi proprietari ad ampia diffusione. Resta tuttavia aperto il
problema della modellazione di tali dispositivi, necessaria tanto in fase di progetto quanto nella fase
dei test di pre-produzione, per verificare l’effettivo soddisfacimento delle specifiche da parte dei
prototipi. Tale problema si presenta di difficile soluzione, in parte a causa del continuo sviluppo di
nuove architetture, in parte a causa della difficoltà intrinseca di modellare dispositivi fortemente non
lineari (Arpaia et al., 1999), (Dallet and Daponte, 2001), (Hoeshele, 1984). Una possibile soluzione a
tale problema consiste nello sviluppo di diversi modelli, uno per ciascun tipo di convertitore, progettati
a partire dall’architettura e quindi molto aderenti al dispositivo reale (Fu et al., 1998), (Rombouts and
Weyten, 1998). Al crescere della complessità architetturale dei nuovi dispositivi, tuttavia, risulta più
agevole un approccio di tipo comportamentale (Arpaia et al., 1998) – (Arpaia et al. 1999), (Bilhan et
al., 2001), (Maloberti et al., 2000). In base a tale approccio si modellano gli ADC sulla base degli
errori che introducono sulla sequenza di campioni in uscita rispetto al segnale analogico in ingresso,
indipendentemente dalla struttura interna. Sia in un caso che nell’altro, i modelli, in genere, sono di
tipo parametrico, ovvero dipendono da un certo numero di parametri, che consentono di adattare il
modello al dispositivo reale. Ne deriva la necessità di utilizzare opportuni algoritmi di adattamento a
partire dalla conoscenza del segnale analogico in ingresso e dei campioni in uscita dal convertitore
reale e dal modello.
Particolare importanza riveste la modellazione dei convertitori A/D ad architettura seriale, per via dei
vantaggi che tali dispositivi offrono in termini di rapporto costo/prestazioni e della notevole
complessità architetturale che li caratterizza.
Un convertitore ad architettura seriale è costituito da diversi stadi disposti in serie (pipeline), ciascuno
a sua volta composto da un ADC, un DAC (Digital to Analog Converter) e un campionatore Sample &
Hold (S/H) (Hoeschele, 1984). A titolo di esempio, in Fig.1 è illustrato un modello di convertitore a
tre stadi. Ogni stadio ha la funzione di convertire solo alcuni bit di quello che sarà il codice associato
al valore analogico di ingresso. Quest’ultimo viene processato dal primo stadio che effettua la
conversione dei bit più significativi ed invia il risultato sia ad un blocco logico di correzione sia al
DAC. La versione analogica di tale risultato viene quindi sottratta all’input. Tale differenza viene
inviata allo stadio successivo per subire un trattamento analogo. Dato che l’ADC di ogni stadio lavora
sull’errore di quantizzazione dello stadio precedente, la sua
Fig. 1. Schema Simulink di un modello di ADC seriale.
uscita avrà una risoluzione migliore man mano che si passa dal primo all’ultimo stadio, anche se tutti
gli ADC hanno lo stesso numero di bit. Il blocco logico di correzione deve ricostruire il codice corretto
partendo dalle uscite parziali dei singoli stadi, tenendo conto dei ritardi introdotti da ciascuno di essi.
L’architettura seriale consente di utilizzare ADC a bassa risoluzione per ottenere conversioni veloci ad
alta risoluzione, ma, avendo bisogno di blocchi logici di correzione e di S/H, presenta lo svantaggio di
una maggiore complessità.
Il presente lavoro illustra un sistema integrato realizzato per effettuare in modo automatico la
calibrazione del modello di un convertitore A/D reale, nonché di caratterizzare metrologicamente tale
dispositivo. In particolare la calibrazione viene affidata ad un software che, dato il modello generale,
sotto forma di funzioni di trasferimento dipendenti da parametri, è in grado di adattarne
automaticamente il valore minimizzando la differenza fra le uscite dell’ADC reale e quelle del
modello. A tale scopo è stata realizzata un’architettura software di tipo client-server. All’interno di tale
struttura è stato realizzato uno strumento virtuale per la calibrazione del modello di convertitore,
fornito in Java dall’utente, mediante algoritmi di minimizzazione multidimensionale. Tale VI è in
grado di comunicare con la strumentazione elettronica di misura, effettivamente utilizzata per
interfacciare il PC al convertitore in prova, mediante un server con interfaccia CORBA. E’ possibile
altresì modificare, attraverso la sostituzione di un modulo, l’algoritmo di minimizzazione.
Nell’ambito del predetto sistema è stato realizzato inoltre un VI per la caratterizzazione del
convertitore in prova nel dominio del tempo e della frequenza. Attualmente, i convertitori in prova
vengono testati dinamicamente mediante il ben noto test dell’istogramma, nel dominio del tempo, e
mediante l’analisi armonica (Hoeschele, 1984). Grazie ad una struttura modulare, l’aggiunta di una
serie di moduli che implementino i test previsti dalla norma IEEE 1241 non presenta particolare
complessità. La realizzazione in linguaggio Java, inoltre, ne consente la naturale estensione per un uso
condiviso in ambiente distribuito, caratteristica della quale i software proprietari citati in precedenza
sono sprovvisti.
Dopo aver brevemente richiamato il modello comportamentale degli ADC ad architettura seriale, nei
paragrafi che seguono verrà presentata l’architettura del sistema realizzato ed i singoli VI. Verranno,
quindi, presentati i primi risultati ottenuti analizzando convertitori ad architettura seriale mediante tali
strumenti.
2. MODELLO DI UN ADC SERIALE
Nella Fig.1 è mostrato uno schema a blocchi in ambiente Simulink, per un ADC seriale a tre stadi.
Ognuno di essi è simile a quello mostrato in Fig.2.
Fig. 2. Schema Simulink di uno stadio del modello di ADC seriale.
Per implementare gli ADC, i DAC e i S/H di ogni stadio, sono stati usati dei modelli analitici
(Hoeshele, 1984). I fenomeni da tener conto quando si vuole definire un modello di ADC riguardano
principalmente la quantizzazione ideale ed una serie di errori imposti dalle non-linearità e dalle
incertezze sugli istanti di campionamento (errore di apertura o aperture jitter). Nell’ambito del
presente lavoro, le non linearità introdotte dal convertitore sono modellate tenendo conto:
• dell’effetto della quantizzazione ideale sul segnale in ingresso;
• della saturazione del dispositivo che tronca i segnali di ampiezza superiore al campo di
funzionamento del convertitore;
• di ulteriori non linearità della funzione di trasferimento reale modellate come funzione
polinomiale del segnale in ingresso.
L’effetto del jitter invece viene introdotto in modo proporzionale alla velocità di variazione del
segnale. E’ infatti evidente che l’incertezza sull’istante di campionamento ha effetti tanto più gravi
quanto più rapidamente cambia il valore del segnale in ingresso.
E’ stata perciò associata la seguente equazione al modello degli ADC:
⎛ ⎛ n −1
dx(t ) ⎞ ⎞⎟
⎟
y (t ) = Q⎜ S ⎜⎜ ai x i (t ) + b
⎜
dt ⎟⎠ ⎟⎠
⎝ ⎝ i =0
∑
(1)
dove Q( · ) rappresenta la funzione di quantizzazione ideale; S( · ) modella gli effetti di saturazione; ai
sono i coefficienti di errore del modello polinomiale delle non-linearità, che contiene anche l’errore di
offset (a0) e il guadagno effettivo del convertitore (a1); b·dx(t)/dt rappresenta il modello
precedentemente indicato per il jitter.
In prima approssimazione il DAC è stato modellato in modo da introdurre soltanto non linearità di tipo
polinomiale. Di conseguenza è stata scelta la seguente equazione come modello matematico:
y (t ) =
n −1
∑ c x (t )
i
i
(2)
i =0
dove ci sono i coefficienti di errore. Il significato di tali coefficienti è analogo a quanto detto in
precedenza in riferimento ai coefficienti ai.
Il S/H ha lo scopo di mantenere costante il segnale in ingresso per il periodo di tempo necessario alla
conversione A/D, pertanto viene modellato come un dispositivo a tenuta di ordine zero. Per non
complicare eccessivamente il modello tale dispositivo è considerato ideale, mentre si è tenuto conto
delle non linearità di tipo polinomiale introdotte, modellate come fatto per gli altri blocchi, e degli
effetti di perdita del dispositivo elettronico utilizzato come interruttore. Tale dispositivo infatti, anche
aperto, lascia passare in uscita una frazione del segnale di ingresso. La seguente equazione è, quindi,
stata utilizzata per modellare il S/H:
⎛ n −1
⎞
y (t ) = f t x(t ) + Z h ⎜⎜ d i x i (t ) ⎟⎟
⎝ i =0
⎠
∑
(3)
dove ft è il coefficiente di feed-through, che tiene conto della non idealità dell’interruttore; Zh( · ) è la
funzione di hold, costituita da un impulso unitario ideale di durata pari al periodo di campionamento;
di sono i coefficienti di errore.
L’obiettivo principale della fase di modellazione è identificare i valori dei parametri ai, b, ci, di e ft che
minimizzano l’errore tra l’uscita del componente e del modello.
3. STIMA DEI PARAMETRI
Per valutare i parametri del modello viene mandato in ingresso al convertitore un segnale sinusoidale
(Fig.3). I campioni così ottenuti vengono usati per stimare i parametri del segnale analogico.
L’ampiezza, la frequenza e l’offset ottenuti da questa stima vengono usati per produrre analiticamente
un segnale di ingresso per il modello.
I risultati numerici del modello vengono quindi confrontati con i campioni dell’ADC. Tale confronto
può essere fatto nel dominio della frequenza, del tempo o per via statistica. Usando un algoritmo di
minimizzazione multidimensionale il modello può essere migliorato riducendo la differenza tra le due
sequenze di campioni.
L’accuratezza del modello finale dipenderà dall’algoritmo di minimizzazione scelto.
In letteratura sono stati proposti molti algoritmi adatti allo scopo (Vetterling et al, 1997), (Dennis and
Alexandrov, 1994), (Gomez and Gomez, 1995). Attualmente è stato implementato un algoritmo di
Aitken modificato. Questo si sviluppa secondo i seguenti passi:
Fig. 3. Schema del metodo di calibrazione del modello.
1. Viene considerato ciascun parametro separatamente:
a. Il dominio del parametro viene diviso in sottodomini.
b. Viene calcolata una funzione obiettivo sui bordi dei sottodomini.
c. Viene scelto il sottodominio che circonda il punto a valore minimo tra quelli calcolati
nel punto b.
d. Usando il dominio individuato nel punto c si reiterano i punti da a a c, fino a che il
diametro del dominio stesso non risulti inferiore ad un valore predefinito.
2. Viene assegnato al parametro il valore corrispondente al centro del dominio calcolato nel
punto d, se questa assegnazione riduce il valore della funzione obiettivo.
3. Si reiterano i punti 1 e 2 fino a che non sono stati considerati tutti i parametri.
4. Si reiterano i punti 1, 2 e 3 fino a che la differenza ottenuta al punto 3 fra l’uscita del modello
e quella del convertitore reale non sia inferiore ad una data precisione o fino a che il
miglioramento complessivo raggiunto sia superiore ad una certa percentuale.
4. IL SISTEMA PROPOSTO
Lo schema del sistema realizzato, illustrato in Fig. 4 prevede quattro sottosistemi distinti: due VI
eseguono la modellazione ed il test del convertitore in prova; un ADC server interfaccia i VI con la
strumentazione effettivamente utilizzata per le prove; un document manager gestisce un database
condiviso che contiene i dati acquisiti ed i risultati delle misure. Per assicurare una buona portabilità,
una buona estensibilità e per avere il supporto per l’elaborazione distribuita tutto il software è stato
realizzato in Java, utilizzando la tecnologia CORBA per l’interfacciamento dei vari oggetti.
Fig. 4. Architettura del sistema.
Il primo VI, chiamato AdcX, implementa il metodo descritto nel paragrafo 3. Acquisisce i campioni da
un file o eventualmente da un server CORBA ed imposta i parametri di un modello scritto in Java
utilizzando algoritmi di minimizzazione multidimensionale.
La struttura modulare del programma rende l’utente libero di inserire il proprio modello di ADC o il
proprio algoritmo di minimizzazione, usando un modulo scritto in Java che specializzi una specifica
interfaccia nel modello a oggetti del software. Per semplificare e velocizzare la scrittura di nuovi
moduli, è possibile personalizzarne alcuni già scritti e predisposti allo scopo.
La Fig.5 mostra l’interfaccia grafica (Graphical User Interface o GUI) di AdcX.
Il secondo strumento virtuale, chiamato AdcT (Fig.6), implementa le procedure di test scelte per gli
ADC. Acquisisce i dati usando un server CORBA, o, in simulazione, attraverso un modello di ADC.
Su tali dati può effettuare analisi statistiche e spettrali (Arpaia, et al., 1999), (Dallet, 1995),
(Hoeschele, 1984). La scelta dei primi moduli di caratterizzazione da implementare nel sistema è
caduta su test di tipo dinamico, che prevedono l’uso di forme d’onda di tipo sinusoidale o triangolare,
invece della tensione DC utilizzata per i test statici. I primi tipi di test, infatti, di solito sono preferiti
perché più facilmente implementabili da sistemi automatici di misura, consentendo l’uso di procedure
di caratterizzazione più veloci e meno costose. A tale vantaggio bisogna aggiungere che l’uso di
segnali AC consente di testare i convertitori in condizioni più vicine a quelle in cui si troveranno
effettivamente ad operare. Di conseguenza si è scelto di implementare procedure di caratterizzazione
Fig. 5. La GUI di AdcX.
Fig. 6. (sinistra) La GUI di AdcT, (destra) risultati di una prova.
dinamica basate su analisi statistiche, utilizzando il ben noto test dell’istogramma, e spettrali valutando
la FFT dei campioni in uscita dal convertitore. In futuro verrà implementato un ulteriore modulo di
analisi tempo-frequenza nonché una serie di moduli per la caratterizzazione dei convertitori A/D a
norma IEEE 1241.
Entrambi gli strumenti appena introdotti si interfacciano a due server CORBA (Fig.4) che si occupano
rispettivamente dell’acquisizione e della memorizzazione dei dati. Ad essi è demandato il compito di
nascondere al sistema di test le caratteristiche peculiari dell’hardware in prova. Anche se è prevista la
gestione di diversi sistemi di acquisizione, attualmente è implementata la gestione dell’interfaccia
IEEE 488. E’ inoltre stato realizzato un modello generale di ADC di cui è possibile impostare alcune
caratteristiche, come ad esempio la risoluzione, nel quale si possono introdurre non linearità
differenziali ed integrali definite dall’utente. E’ in fase di sviluppo il supporto dei convertitori presenti
sulle normali schede audio dei calcolatori, caratteristica questa che ha soprattutto valenze didattiche,
mentre è previsto il supporto per la strumentazione VXI.
Il sistema di gestione dei documenti è necessario per organizzare in maniera strutturata e condividere
le acquisizioni fatte. Il server di document managing si occupa di memorizzare le misure in forma
strutturata e renderle disponibili in rete. Queste vengono raggruppate per tipologia convertitore, per
caratteristiche del segnale (freq., ampiezza) e per data. Le informazioni sono reperibili tramite
interfaccia CORBA o, utilizzando servlet e web server, anche tramite browser. Ogni acquisizione è
memorizzata su files per quanto riguarda i dati grezzi e su tabelle relazionali per quanto riguarda i
metadati (tipo di strumento,data, ecc.). Quando l’utente interroga il server questo interagisce con la
base di dati relazionale per ottenere una descrizione dei dati memorizzati. A questo punto è possibile
scegliere tra questi le informazioni di interesse, ricevendo, infine, il file con le misure.
5. VALUTAZIONE SPERIMENTALE
Per valutare gli strumenti realizzati sono stati usati due convertitori con architettura seriale della
Analog Devices: l’AD773 con risoluzione a 10 bit e pipeline a tre stadi, e l’AD872 con 12 bit e quattro
stadi.
Un processo a più passi è stato usato per la ricerca dei parametri ottimali in modo da applicare il
metodo precedentemente esposto a ciascuno stadio, dall’ultimo (LSB) al primo (MSB). In ingresso
all’ADC è stato inviato un segnale sinusoidale filtrato, con differenti ampiezze, in modo da stimolare
uno stadio differente della pipeline ad ogni passo.
Per quantificare i miglioramenti ottenuti a ciascun passo è stato utilizzato un parametro che esprime il
rapporto tra lo stato raggiunto in un dato istante del processo di ottimizzazione e lo stato iniziale:
eI=
( ) ( )⋅100
f (p )
f p0 − f p
(4)
0
dove p0 è il punto iniziale (modello ideale), p è il punto corrente nello spazio dei parametri e f(·) è la
funzione obiettivo. Nell’ambito del presente lavoro si è scelto di lavorare nel dominio della frequenza,
pertanto la funzione obiettivo è stata definita come differenza, limitata alle 50 armoniche di ampiezza
maggiore (Fig. 7), fra lo spettro di uscita del convertitore reale e quello dell’uscita del modello.
A titolo di esempio si riportano i risultati ottenuti con l’AD773 usando il VI AdcX a l’algoritmo
modificato di Aitken. Il modello iniziale è stato migliorato del 20.85% sul terzo stadio, del 24.9% sul
secondo stadio e del 64.02% sul terzo stadio, per un miglioramento complessivo di circa il 20% dal
punto di vista spettrale.
E’ da notare che un valore di eI = 0% si ha all’inizio della ricerca (con nessuna ottimizzazione) e un
eI = 100% nel caso in cui il modello ricalchi perfettamente il componente reale.
Aggiungendo nuovi moduli può essere fatto un confronto tra diversi algoritmi di minimizzazione.
Fig. 7. Il confronto degli spettri sul secondo stadio.
5. CONCLUSIONI
Il lavoro ha presentato una sistema per la modellazione e la caratterizzazione dei convertitori A/D.
Tale sistema è basato su due VIs che si occupano rispettivamente della modellazione e del testing. La
modellazione viene effettuata utilizzando un algoritmo di Aitken per la minimizzazione parametrica.
La caratterizzazione è condotta nel dominio del tempo, della frequenza e mediante analisi statistica.
Grazie alla struttura modulare il sistema presenta ottime caratteristiche di estensibilità e flessibilità. La
presenza di un’interfaccia software alla strumentazione, che rende quest’ultima trasparente ai VIs, e di
una base di dati relazionale, e la realizzazione in Java garantiscono la possibilità di costituire gruppi di
lavoro sui convertitori distribuiti su rete geografica.
Il sistema verrà ulteriormente sviluppato realizzando nuovi moduli di test in conformità alle norme
IEEE 1241 nonché moduli di interfaccia per strumentazione VXI. Esso verrà inoltre sfruttato per la
realizzazione di una comparazione tra gli algoritmi di minimizzazione più utilizzati
BIBLIOGRAFIA
IEEE 1241 standard for “Termonilogy and test methods for analog-to-digital converters”, 2001.
P.Arpaia, F.Cennamo, P.Daponte, “Metrological characterisation of analog-to-digital converters - a
state of the art”, Proc. of 3 rd IEE Int. Conf. on “Advanced A/D and D/A Conversion Techniques
and their Applications”, IEE ADDA-99, Glasgow, UK, 1999, pp.134-144.
D.Dallet, P.Daponte, “Introduction to Special Issue on ADC Modelling and Testing”, Measurement, in
press, 2001.
D.F. Hoeshele, “Analog-to-digital and digital-to-analog conversion techniques”, John Wiley & Sons,
New York, 1984.
D.Fu, K.C. Dyer, S.H. Lewis, P.J. Hurst, “A digital background calibration technique for timeinterleaved analog-to-digital converters”, IEEE Journal of Solid-state Circuits, vol.33, No.12,
1998, pp.1904-1911.
P.Rombouts, L.Weyten, “A digital error-averaging technique for pipelined A/D conversion”, IEEE
Transactions on Circuits and Systems-II: Analog and Digital Signal Processing, vol.45, No.9,
1998, pp.1321-1323.
P.Arpaia, P.Daponte, Y.D.Sergeyev, “A-priori statistical parameter design of ADCs by a global
optimisation algorithm with local tuning”, accepted for publication on IEEE Trans. on Instrum.
and Measurement.
P.Arpaia, P.Daponte, L.Michaeli, “The influence of the architecture on ADC error modelling”, IEEE
Transactions on Instrumentation and Measurement, vol.48, No.5, 1999, pp.956-966.
P.Arpaia, P.Daponte, L.Michaeli, "A dynamic error model for integrating analog-to-digital
converters", Measurement, vol.25, No.4, 1999, pp.255-264.
P.Arpaia, F.Cennamo, P.Daponte, H.Schumny, “Modeling and characterization of Sigma-Delta
analog-to-digital converters”, Proc. of IEEE Instrumentation and Measurement Technical
Conference, St.Paul, Minnesota, USA, 1998, vol.1, pp.96-100.
P.Arpaia, F.Cennamo, P.Daponte, “Calibration and error compensation of analog to digital scan
converters”, Computer Standard and Interfaces, vol.19, 1998, pp.119-128.
P.Arpaia, P.Daponte, L.Michaeli, “Analytical a-priori approach to phase-plane modeling of SAR A/D
converters”, IEEE Trans. on Instrum.and Measurement, vol.47, No.4, 1998, pp.849-857.
P.Arpaia, F.Cennamo, P.Daponte, “An error correction technique for scan conversion-based transient
digitizers”, IEEE Transactions on Instrumentation and Measurement, vol.48, No.4, 1999, pp.785792.
E.Bilhan, P.Estrada, AValero, F.Maloberti, “Behavioral model of pipeline ADC by using
SIMULINK(R)”, Proc. of Southwest Symposium on Mixed-Signal Design, SSMSD 2001,
2001, pp.147-151.
F.Maloberti, P.Estrada, P.Malcovati, A.Valero, “Behavioral modeling and simulations of data
converters”, Proc. of IMEKO ADDA-EWADC Conference, 2000, Vienna, Austria, vol.X,
pp.229-236.
W.T.Vetterling W.H.Press, S.A.Teukolsky, “Numerical Recipes in C. The Art of Scientific
Computing”, Cambridge University Press, 2 nd Edition, 1997.
J.E.Dennis, N.Alexandrov, “Algorithms for bilevel optimisation”, Houston, TX, USA, 1994.
W.Gomez, J.A.Gomez, “On multi-directional search in optimisation”, 1995.
D.Dallet, ”Contribution la caractérisation des convertisseurs analogiques-numériques: évaluation des
méthodes et mise en oeuvre de niveaux procédures”, Ph.D. thesis, Université de Bordeaux 1,
1995.