Dalla macchina alla rete:
reti LLC
Level (input) Level (output) Clocked
Dalla macchina alla rete
• Per realizzare una macchina sequenziale è
necessario
– Codificare gli insiemi I,S,O con variabili di commutazione
– Realizzare le funzioni d ed w con reti combinatorie
• Ipotizzare il comportamento temporale delle
variabili di ingresso/uscita
– Ogni circuito digitale risponde ai nuovi valori di ingresso
producendo la nuova uscita in modo stabile solo un tempo
di ritardo d durante il quale sono esauriti tutti i
transitori
– Considereremo solo la realizzazione di reti di tipo LLC
(Level Level Clocked)
Classificazione variabili di ingresso
X0
X1
X2
X3
X0 a livello rispetto a X1
X1 a livello rispetto a X0
X0 impulsiva rispetto a X2
X2 a livello rispetto a X0
X0 a livello rispetto a X3
X3 impulsiva rispetto a X0
Si cerca di evitare il comportamento
come quello presente tra X1 e X2
(possibilità di alee-corse, si studiano a Reti
Logiche)
Dalla macchina alla rete LLC
• x1,x2,..,xn variabili di ingresso a livelli
– 2n  |I|
• z1,x2,..,zm variabili di uscita a livelli
– 2m  |O|
• y1,y2,..,yk variabili di stato
– 2k  |S|
• Variabile impulsiva, ck, che ha lo scopo di far
commutare lo stato
– ck=0 => (x1,x2,..,xn) = i0 (carattere “spazio”, i0I)
– ck=1 => (x1,x2,..,xn) = i  I
Reti LLC
• La rete sequenziale lavora con le seguenti ipotesi:
– Variabili d’ingresso di tipo a livello (ossia il valori in
ingresso rimangono fissi per un periodo T
sufficientemente lungo per far assumere all’uscita il
nuovo valore di regime, ossia T>d)
– Variabili di uscita a livello
– Segnale di abilitazione “positive or negative edge
trigger”, o a livello (in quest’ultimo caso la variabile di
commutazione deve essere pari ad 1 per un periodo di
tempo sufficiente per far commutare i flip-flop, ma
inferiore al minimo tempo di commutazione dei circuiti
combinatori che calcolano lo stato successivo, altrimenti
si potrebbero avere più commutazioni)
Dal modello strutturale al circuito
X
Z
d
X
d
w
Y
Y’
Y’
Y
ck
ck
Mealy
w
Moore
Z
Rete LLC per macchine di Mealy
(flip-flop di tipo D)
x1
x2
z1
z2
RETE
COMBINATORIA
w,d
xn
Ingressi
Stato Presente S
y1
y2
yk
FF1
FF2
FFk
zm
Uscite
Stato Successivo S’
y’1
y’2
y’k
Registro di stato
Clock
Esempio contatore UP-DOWN
modulo 4
U
0
U
D
D
3
1
I={U,D}
O={1,2,3,4}
S={1,2,3,4}
D
D
U
uscita = stato
U
2
ingresso
stato
0
1
2
3
U
D
uscita
1
3
0
2
0
1
3
1
2
0
2
3
Codifica simboli
x
S
y2 y1
U 0
D 1
0
1
2
3
00
01
10
11
I
O z2 z1
0
1
2
3
ingresso
stato
0
1
2
3
U
D
uscita
1
3
0
2
0
1
3
1
2
0
2
3
y2 y1
00
01
10
11
x
00
01
10
11
0 1 z2 z1
01
11
00
10
00
01
11
01
10
00
10
11
Sintesi funzioni d e w
• In questo semplice esempio, l’uscita è uguale allo
stato
– w(y2y1)=z2z1
y2 y1
y’1
x
00
01
10
11
0 1
01
11
10
00
11
01
00
10
y2 y1
y’1=
y1
Mappe di Karnaugh
x
00
01
11
10
0 1
1
1
0
0
0
0
1
1
y2 y1
y’2
x
00
01
11
10
0 1
0
1
1
0
0
1
1
0
y’2=y2 y1 x+y2y1x +y2y1x + y2y1x
Realizzazione mediante rete
combinatoria
Ingresso
Uscita
z1
z2
RETE
COMBINATORIA
w
x
y1
y2
FF1
FF2
Clock
y’1
y’2
Realizzazione mediante ROM
Ingresso
Uscita
z1
z2
Memoria
ROM
x
y1
y2
FF1
FF2
y’1
y’2
Clock
Indirizzo
Struttura parola nella ROM
y2y1x
y’2y’1z2z1
000
001
010
011
100
101
110
111
0100
1100
1001
0001
1110
0110
0011
1011