Logica a
rapporto
1
EE141
Logica a rapporto
VDD
carico
resistivo
VDD
carico a
svuotamento
RL
PDN
VSS
(a) Carico resistivo
PMOS
di carico
VSS
VT < 0
F
In1
In2
In3
VDD
F
In1
In2
In3
PDN
VSS
(b) carico a svuotamento
F
In1
In2
In3
PDN
VSS
(c) pseudo-NMOS
Obiettivo: ridurre il numero di dispositivi rispetto alla logica CMOS
complementare
2
EE141
Logica a rapporto
VDD
• N transistor + 1 carico
Carico
resistivo
• V OH = V DD
RL
• V OL =
F
In 1
In 2
In 3
RPN
R PN + R L
• Caratteristica asimmetrica
PDN
• Consumo statico
VSS
• tpL = 0.69 R L C L
3
EE141
Carico attivo
VDD
Carico
A svuotamento
VDD
PMOS
VT < 0
VSS
F
In1
In2
In3
PDN
VSS
NMOS a svuotamento
F
In1
In2
In3
PDN
VSS
pseudo-NMOS
4
EE141
Porta pseudo-NMOS
VDD
A
B
C
D
F
CL
VOH = VDD (similar to complementary CMOS)
V2 
k

2
OL
p V
k  V
– V V
– -------------  = -----– V


n
DD
Tn OL
DD
Tp
2 
2

kp
V OL =  VDD – V T  1 – 1 – -----(assuming that V T = V Tn = VTp )
kn
SMALLER AREA & LOAD BUT STATIC POWER DISSIPATION!!!
5
EE141
VTC di un invertitore pseudoNMOS
3.0
2.5
W/Lp = 4
Vout [V]
2.0
1.5
W/Lp = 2
1.0
0.5
W/Lp = 0.5
W/Lp = 1
W/Lp = 0.25
0.0
0.0
0.5
1.0
1.5
2.0
2.5
Vin [V]
6
EE141
Logica a
Pass-Transistor
7
EE141
Logica a Pass-Transistor
Ingressi
B
Rete di
Uscita
A
Uscita
Interruttori
B
B
• N transistor
• Consumo statico nullo
8
EE141
Esempio: porta AND
B
A
B
F = AB
0
9
EE141
Circuito a NMOS
3.0
In
1.5m/0.25m
VDD
x
0.5m/0.25m
Out
0.5m/0.25m
Voltage [V]
In
Out
2.0
x
1.0
0.0
0
0.5
1
1.5
2
Time [ns]
10
EE141
Interruttore a NMOS
C = 2.5V
C = 2.5 V
M2
A = 2.5 V
A = 2.5 V
B
CL
B
Mn
M1
VB non arriva mai a 2.5V, ma a 2.5V - Vtn
La caduta di tensione Vtn provoca
consumo statico di potenza
Il transistor NMOS ha una tensione di soglia maggiore
del PMOS a causa dell’effetto body
11
EE141
Circuito logico a NMOS:
Dispositivo Level Restorer
VDD
VDD
Level Restorer
Mr
B
A
Mn
M2
X
Out
M1
• vantaggio: Escursione piena
• Il level restorer aggiunge una capacità parassita al nodo X
• Il circuito diventa a rapporto
EE141
12
Dimensionamento del Level Restorer
Voltage [V]
3.0
2.0
W/Lr =1.75/0.25
W/L r =1.50/0.25
•Limite superiore alla
larghezza del PMOS
•La rete di pass-transistor
può avere anche molti
MOSFET in serie
1.0
W/Lr =1.0/0.25
0.0
0
100
200
W/L r =1.25/0.25
300
Time [ps]
400
500
13
EE141
Gate (o porta) di trasmissione
C
A
C
A
B
B
C
C
C = 2.5 V
A = 2.5 V
B
CL
C=0V
14
EE141
Resistenza di una gate di trasmissione
30
2.5 V
Resistance, ohms
Rn
20
Rn
Rp
2.5 V
Vou t
Rp
10
0
0.0
0V
Rn || Rp
1.0
Vou t , V
2.0
15
EE141
Multiplexer a Pass-Transistor
S
S
S
S
VDD
S
A
VDD
M2
F
S
M1
B
S
GND
In1
In2
16
EE141
Porta XOR a gate di transmissione
B
B
M2
A
A
F
M1
M3/M4
B
B
17
EE141
Ritardo di una catena di gate di trasmissione
2.5
2.5
V1
In
2.5
Vi
Vi-1
C
0
2.5
C
0
Vn-1
Vi+1
C
0
Vn
C
C
0
(a)
Req
Req
V1
In
Req
Vi
C
Vn-1
Vi+1
C
C
Req
Vn
C
C
(b)
m
Req
Req
Req
Req
Req
Req
In
C
CC
C
C
CC
C
(c)
18
EE141
Ottimizzazione del tempo di ritardo
Ritardo di una catena RC
n
t p  0.69 C Req k  0.69C Req
k 0
n(n  1)
2
Ritardo di una catena RC con buffer
m(m  1)   n
n

t p  0.69  C Req


1
tbuf 



2
 m

k 0  m
n(m  1)   n


 0.69 C Req


1
tbuf



2

 m

n
mopt  1.7
tbuf
CReq
19
EE141