Exploiting the Body Effect to Improve
Analog CMOS Circuit Performances
*P. Monsurrò, **S. Pennisi, *G. Scotti, *A. Trifiletti
*Dipartimento di Ingegneria Elettronica
Università di Roma “La Sapienza”
**Dipartimento di Ingegneria Elettrica Elettronica e dei Sistemi
Università di Catania
Riunione Annuale GE 2006
Ischia, 21-23 giugno 2006
Using the body connection as a control
or input terminal



The body effect is usually considered as a
parasitic effect that degrades the performance of
circuits in CMOS technology.
However this effect can be exploited to the
designer’s advantage in a lot of applications,
using the body connection as a control or input
terminal both in digital and analog circuits.
We present here some topologies for basic analog
functions in CMOS technology, that exploit the
body terminal to improve some relevant figure of
merit.
Riunione Annuale GE 2006
Ischia, 21-23 giugno 2006
Linearization Technique for CMOS Differential
Transconductors
VDD
iD1
M1
v G1
RDEG
IB
IB
M3
R1
IB1
iD2
M2
R2
vG 2
M4
R1
IB1
Riunione Annuale GE 2006
Ischia, 21-23 giugno 2006
CMOS Transimpedance Amplifiers using
R
Body Voltage
Control Technique
R
F
F
VDD
R1
VIN
R1
VIN
IIN
VREF
M2
M1
M3
CP
VDD1
VOUT
VB1
+
AD
-
Riunione Annuale GE 2006
IIN
VB2
CP
M4
M6
M2 V
OUT
M1
VDD2
M3
M8
VB1
VREF
M5
M7
VSS2
Ischia, 21-23 giugno 2006
CMOS Miller OTA with Body-biased
Class AB Output Stage
Riunione Annuale GE 2006
Ischia, 21-23 giugno 2006
Biasing technique Via Bulk Terminal for
Minimum Supply Voltage CMOS Operational
Amplifiers
**D. Grasso, *P. Monsurrò, **S. Pennisi,
*G. Scotti, *A. Trifiletti
*Dipartimento di Ingegneria Elettronica
Università di Roma “La Sapienza”
**Dipartimento di Ingegneria Elettrica Elettronica e dei Sistemi
Università di Catania
Riunione Annuale GE 2006
Ischia, 21-23 giugno 2006
Minimum Supply Voltage CMOS OTA’s
VDD
IB
Replace the current source
in the input stage by a
Switched Capacitor
Replica loop which set the
+
common mode current
using the bulk as a control
A
terminal.
Vb
in+
VSS
Riunione Annuale GE 2006
inVSS
Ischia, 21-23 giugno 2006
Vdd
Vdd
Vdd
Vdd
Vdd
Vdd
Minimum Supply Voltage CMOS OTA’s
Vbp
i2
Vbn
Vbn
i1
i2
Vbn
Vbn
Two stage OTA with minimum
supply voltage equal to 2VT
(0.7 V in 0.13 um)
Riunione Annuale GE 2006
Ischia, 21-23 giugno 2006
i1