Tipi di convertitori
•
•
•
•
•
•
•
• Convertitori D to A
Convertitore PAM a partitore
Convertitore PAM R-2R
• Convertitori A to D
Convertitore a conteggi
Convertitore a inseguimento
Convertitore ad approssimazioni successive (SAR)
Convertitore FLASH
Convertitori a doppia rampa
12.1
Richiami
• Circuito Sampling- Hold
• Pulse Code Modulation (PCM)
• Pulse Amplitude Modulation (PAM)
• Pulse width Modulation (PWM)
12.2
Convertitore D to A
• Notazione posizionale ( N = 4)
X  1011  a3a2 a1a0  a3  23  a2  2 2  a1  21  a0  20
• Può rappresentare una tensione

VX  VR  X  VR  a3  23  a2  2 2  a1  21  a0  20

• Si può realizzare utilizzando un sommatore
analogico realizzato con amplificatore
operazionale
12.3
Sommatore
R0
R1
V1
R2
-
V2
Vu
+
• Metodo del CCV
V1
V2
I1 
I2 
R1
R2
I 0  I1  I 2

R0
R0 
VU  V 1  V2  
R1
R2 

VU  R0  I 0
12.4
Convertitore
- VR
0
a3
1k
a2
2k
a1
4k
-
8k
+
1K
Vu
a0
1
1
1 

VU  VR   a3  a2  a1  a0 
2
4
8 

12.5
Osservazioni
• Per N = 10 la resistenza più grossa vale 1024
volte la più piccola
• Affinché non si “mascheri” con la resistenza
più grande quella più piccola ci vuole una
elevata precisione (per N = 10 Rmax = 1024
Rmin ± 0.05 % !!!)
• Nei circuiti integrati si riesce a fare due
resistenze uguali con elevata precisione
• Il valore assoluto non è affidabile
• Le resistenze di valore elevato si realizzano
male
12.6
Buffer
-
Vin
+
out


V

V
• In base al CCV
Vin  Vout
• Resistenza d’ingresso alta
• Resistenza d’uscita bassa
12.7
Convertitore D/A a reticolo R ÷ 2R
•
VX0
A
VX1
R
B
VX2
R
C
VX3
R
-
D
VU
+
2R
2R
2R
a0
2R
a1
2R
a2
2R
a3
0
VR
12.8
Resistenza vista
•
VX0
A
VX1
R
VX2
B
R
C
VX3
R
D
Vu
2R
2R
2R
2R
2R
Rv=R
Rv=R
Rv=R
Rv=R
2R 2R  R
2R
R  R  2R
12.9
VU (1)
•
VR
VX0
A
2R
2R
VX1
R
2R
B
VX2
R
C
2R
R
D
2R
Vu=VR/3
2R
2R
2R
R
VU  VR
R  2R
12.10
VU (2)
•
VR
VX0
A
2R
2R
VX1
R
2R
VR
VC 
3
B
VX3
2R
R
R
C
D
2R
Vu
2R
VC VR
VU 

2
6
12.11
VU (3)
•
VR
VX0
A
2R
2R
VX2
R
R
B
2R
VR
VB 
3
2R
C
VX3
R
D
2R
Vu
2R
VB VR
VU 

4 12
12.12
VU (4)
•
VR
VX1
2R
2R
R
A
2R
VR
VA 
3
B
VX2
R
2R
C
VX3
R
D
2R
Vu
2R
VA VR
VU 

8 24
12.13
Osservazioni
• Da ogni nodo (A, B, C, D) guardando a destra e
a sinistra si vede 2R
(esempio: da A vs Sx 2R, vs Dx 2R||2R+R = 2R)
VR  R VR
• La Vxn con solo il bit n attivo vale

2R  R
• VU(1000) = VR/3,
VU(0100) = VR/6,
VU(0010) = VR/12, VU(0001) = VR/24
• La rete è lineare, quindi si può usare il
principio di sovrapposizione degli effetti
12.14
3
Note
VR 
1
1
1 
VU 
  a3  a2  a1  a0 
3 
2
4
8 
• Per avere VUmax =15 V deve essere VR =24 V
• Se VR si considera un ingresso si ottiene un
attenuatore programmabile
• Si può vedere anche come un
MOLTIPLICATORE fra segnale analogico e
numero digitale
12.15
Convertitore A to D a conteggio
Elementi necessari
1.
2.
3.
4.
5.
Segnale di Clock
Convertitore D/A
Contatore UP
Comparatore
Porta AND
12.16
Schema
• SOC = Star Of Convertion
• EOC = End Of Convertion
SOC
CK
Q3
CK
Vin
+
Count
Q2 Q1
Q3
Q2
Q1
Q0
EOC
-
V*
Clr
Q0
D/A
VR
12.17
Forme d’onda
•
SOC
EOC
V*
Vin
12.18
Osservazioni
• Necessita di ingresso stabile durante tutto il
tempo di conversione
– deve essere presente un S- H
• Tempo massimo di conversione (legato al
valore massimo) 2N cicli di clock
12.19
Convertitore A to D a inseguimento
Elementi necessari
1.
2.
3.
4.
Segnale di Clock
Convertitore D/A
Contatore UP/DOWN
Comparatore
12.20
Schema
•
Vin
+
-
U/D
Q3
Count
Q2 Q1
CK
Q0
CK
Q3
Q2
Q1
Q0
V*
D/A
VR
12.21
Forme d’onda
•
U/D
V*
Vin
12.22
Osservazione
• Non è strettamente necessario il S – H
• Tempo massimo di conversione (legato al
valore massimo) 2N cicli di clock
• Da una conversione alla successiva, occorre
un tempo minore rispetto al caso precedente
• Se il segnale, fra un ciclo di clock e il
successivo, varia meno di un “gradino”, il
segnale U/D è la conversione S – D a un bit
12.23
Convertitore A to D ad
approssimazioni successive
• Stategia
– Si parte attribuendo a Vx il valore VM/2
– se Vi > VM/2 si passa a VM/2 +VM/4
– se Vi < VM/2 si passa a VM/4
• Si procede così per n passi
12.24
Strategia per N = 4
• Si parte 1000
>
>
>
1111
1110
<
1100
<
=
1101
1011
1010
1000
1001
0111
0110
<
0101
0100
0011
0010
0001
<
1111
1110
1101
1100
1011
1010
1001
1000
0111
0110
0101
0100
0011
0010
0001
0000
12.25
Schema
Vin
+
-
V*
CK
Q3
Count
SOC
+ Logica
Q2 Q1 Q0
EOC
Q3
Q2
Q1
Q0
D/A
VR
• Tempo di conversione per N bit => N cicli di clock
12.26
Convertitore FLASH
•
Vin
VR
+
7/8VR
-
COD
+
6/8VR
+
5/8VR
+
4/8VR
+
3/8VR
+
2/8VR
+
1/8VR
-
P
R
I
O
R
I
T
A’
X2
X1
X0
12.27
Tabella di Verità del
Codificatore di priorità
• Tabella di verità
W7 W6 W 5 W3 W3 W2 W1 X2 X1 X0
0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 1 0 0 1
0 0 0 0 0 1 1 0 1 0
0 0 0 0 1 1 1 0 1 1
0 0 0 1 1 1 1 1 0 0
0 0 1 1 1 1 1 1 0 1
0 1 1 1 1 1 1 1 1 0
1 1 1 1 1 1 1 1 1 1
12.28
Convertitore A/D a doppia rampa
• Schema
off
on
VX
S2
C
R
a
b
S1
Ipotesi VX > 0 VR < 0
+
VR
VK
+
Q7
Q0
Ck
Ck
12.29
Forme d’onda
vK
S1 = A
S2 = on
t1
S1 = A
S2 = off
TA
t2
S1 = B
S2 = off
t3
t3’ SS1 == Aon
2
TB
Per t = t2 Qn commuta per la prima volta da 1 a 0
TA  2 N  TCK
TA V X  TB  VR
t2
t3
t1
t2
vK    VX dt   VR  dt  0
TB
n2
V X
VR  N VR
TA
2
12.30
Osservazioni
•
•
•
•
Sistema di conversione lento
Utilizzato negli strumenti di misura
Elevata precisione
La tensione incognita viene integrata
nell’intervallo TA
• Eventuali disturbi a valor medio nullo non
hanno effetto
• Fornisce il valor medio di Vx nell’intervallo TA
• TA è dell’ordine di 0.5 s
12.31
Conclusioni sui convertitori A/D
FLASH
SAR
velocità
INSEGUIMENTO
precisione
CONTEGGIO
DOPPIA RAMPA
12.32
Conclusioni
•
•
•
•
•
•
•
• Convertitori D to A
Convertitore PAM a partitore
Convertitore PAM R-2R
• Convertitori A to D
Convertitore a conteggi
Convertitore a inseguimento
Convertitore ad approssimazioni successive
(SAR)
Convertitore FLASH
Convertitori a doppia rampa
12.33