Flip flop sincronizzati
Spesso l’eventuale cambiamento di stato di un
flip-flop non si fa coincidere con l’istante in cui si
modificano i valori dei bit di ingresso ma con
l’istante in cui un ulteriore ingresso, detto clock
(CK), va da 1 a 0 oppure da 0 a 1.
Un flip-flop che funziona col clock prende il
nome di flip-flop sincronizzato
Flip flop sincronizzati
Il flip-flop si dice attivo sul livello alto o basso quando il clock è
caratterizzato da un livello logico (0 o 1) applicato all'omonimo
ingresso.
Il flip-flop si dice attivo su fronti (edge triggered) quando la modifica
dello stato di uscita dipende dal fronte positivo o di salita (PET =
Positive Edge Triggered) o dal fronte negativo o di discesa (NET =
Negative Edge Triggered).
Flip-flop S-R sincronizzato
Flip-flop JK
Il flip-flop J-K è un dispositivo a due ingressi J e K che operano in
modo analogo alle entrate S e R dell'omonimo flip-flop con l'unica
differenza che se J=K=1 l'uscita Q commuta, cioé se lo stato
presente è 0, lo stato futuro è 1 e viceversa.
A differenza dei flip-flop SR, il flip-flop JK funziona in sincronismo
ad opportuni impulsi digitali di clock.
Se così non fosse, l'uscita Q in corrispondenza degli ingressi
JK=11 commuterebbe un numero indefinito di volte anziché una
sola volta.
Flip-flop JK
Flip-flop JK - tabella delle transizioni
Si indica col nome di tabella delle transizioni la mappa di Karnaugh in
cui si inseriscono i valori che assume lo stato futuro Qn+1 dell'uscita in
funzione degli ingressi e dello stato presente Qn.
tabella delle transizioni del flip-flop JK
La funzione minimizzata che si ricava
dalla tabella delle transizioni prende il
nome di equazione caratteristica e
vale: