STMicroelectronics
Proposte di tesi
R/W Channel
System Architecture Group
1: Caratterizzazione Sperimentale di
Error Correction Code

Caratterizzazione sperimentale degli eventi
errore di un drive e proiezione dell'efficienza di
uno schema di error correction code in funzione
della lunghezza del simbolo (10 o 12 bit).


La tesi e' da svolgere prevalentemente nei laboratori di
Castelletto, e prevede una raccolta diretta di dati da hard disk
drive tramite strumentazione dedicata.
E’ richiesta la conoscenza di fondamenti di error correction
code, linguaggio C, comprensione dell’architettura di sistemi
a microprocessore.
2: Caratterizzazione Sperimentale di
Error Correction Code

Caratterizzazione di un simulatore veloce di
eventi errore di un drive per la verifica delle
prestazioni di schemi a correzione d'errore.



Modellizzazione tramite processi markoviani della statistica
degli errori di un hard disk drive e sua validazione
sperimentale.
E' richiesta una minima frequentazione dei lab. di Castelletto
E’ richiesta la conoscenza di fondamenti di error correction
code e del linguaggio C e/o MatlabTM.
3: Caratterizzazione Error Rate di
Timing Recovery

Caratterizzazione dei burst di errore di un
sistema DFE finalizzato alla timing recovery
della trama di un ricevitore per Hard Disk Drive,
e loro impatto sulle prestazioni di loss of lock
del sistema.



La tesi comprende lavoro di simulazione a partire da librerie
dedicate fornite da ST. E' richiesta una minima frequentazione
dei lab. di Castelletto.
E’ richiesta la conoscenza di fondamenti di Phase Locked
Loops e sequence detection
Linguaggio C e/o MatlabTM.