STMicroelectronics
Proposte di tesi
R/W Channel
Verification Group
Informazioni generali

Prerequisiti:




Gli argomenti proposti hanno un impiego pratico
in ambiente progettuale nonché una valenza
scientifica


2
Buona conoscenza di C/C++/SystemC
Conoscenze di base di progettazione RTL e conoscenza di
almeno un linguaggio HDL (VHDL o Verilog)
Conoscenza di base di Base di Dati e linguaggi di script (Tcl)
Dai lavori di tesi potranno scaturire pubblicazioni scientifiche
a convegni internazionali
La durata media delle proposte di tesi è
dell’ordine dei 3/6 mesi
ST Confidential
TestPlan Verification Coverage

Obiettivo del lavoro


Realizzazione di strumenti automatici per il tracciamento di
attività legate alla verifica
Descrizione


Analisi dello stato dell’arte di strumenti di coverage
Progettazione di un DB relazionale embedded per la
memorizzazione di eventi legati sia alla verifica che al design




3
Transazioni
Bug tracking
Functional coverage
Realizzazione di un motore di query per l’analisi dei dati storici
delle sessioni di verifica
ST Confidential
Testbench Qualification

Obiettivo


Descrizione


4
Definizione di una metodologia per la stima della qualità
degli ambienti di verifica
Analisi dello stato dell’arte di strumenti di testbench
qualification in ambito digitale
Definizione di una metodologia di inserimento
automatico di anomalie e individuazione di metriche per
la determinazione della qualità di un ambiente di verifica
ST Confidential