MEMORIA
Organizzazione fisica della Memoria
b’7
b7
b’6 b5
b6
b’5
W0
…..
…..
…..
…..
W1
Decodi
ficatore
degli
indirizzi
W2
.
.
.
.
.
.
…..
…..
.
.
.
b’0
b0
.
.
.
…..
W15
Sense/
Write
b7
Sense/
Write
b6
Sense/
Write
b5
Sense/
Write
b0
Static RAM (SRAM)
b
b’
T1
T2
X
Y
Linea di parola
Static RAM (SRAM)
b
b’
Valim
T3
T4
T1
T2
X
T5
Y
T6
Linea di parola
Dinamic RAM (DRAM)
b
T
C
Linea di parola
64K con SRAM
….
A0
……
A13
A14
A15
….
……
….
……
Decod.
A
2 bit
….
……
Chip
16k x 1
….
b7
b6
b0
16MB con DRAM
MFC
Start
Access
Request
Accesso
Temporizzazioni
Busy
Grant
Request
Refresh
counter
Refresh
RAS
A0-19
Array DRAM
4x8
CS0-3
A20
A21
R/W
Data0-31
Decoder
CAS
R/W
DI/O
CACHE
PRIMARIA
CACHE
SECONDARIA
RAM
DISCHI
MEMORIA CACHE
Località dei Riferimenti di un programma
Località Temporale
Località Spaziale
Istruzione
quando serve
Insieme
di istruzioni
Coerenza della CACHE
Lettura
Scrittura
Write-through
Successo
Read hit
Write hit
Write-back
RAM direct
Fallimento
Read miss
(load-through)
Write miss
Write-back
MAPPING
Indirizzamento diretto
Indirizzamento associativo
Algoritmi
di sostituzione
Indirizzamento set-associativo
Prestazioni della CACHE
Numero di successi
Frequenza di Successo =
Accessi totali
Numero di fallimenti
Frequenza di Fallimento =
Accessi totali
T = hC + (1-h)M
Penalità di fallimento
C= tempo accesso cache
M=tempo accesso RAM
h= frequenza di successo
Memoria Virtuale
Concetto della memoria cache realizzata
Tra RAM e Memoria secondaria (dischi)