航　天
Ｆｅｂ．２００９　控
制　Ａｅｒｏｓ
ｐａｃｅ
Ｃｏｎｔ
ｒ
ｏｌ
Ｖｏ１．２７．ＮＯ．１
・７５ ・
Ｖｉ
ｒ
ｔ
ｅ
ｘ４系 列 ＦＰＧＡ 开 发 平 台设 计　廖
华
王祝金
颜
军　欧 比特 （珠 海 ）软件工 程有 限公 司 ，
广 东珠海 ５１
９０８０　摘　要　介 绍 了基 于 Ｘｉ
ｌ
ｉ
ｎｘ公 司 的 Ｖｉ
ｒ
ｔ
ｅ
ｘ
４ 系 列 ＸＣ４ＶＬＸ１
６０开 发 的 ＦＰＧＡ 验 证　平 台以及 四核 处理 器在 该 平 台上 的应 用 ，对 ＦＰＧＡ模 块 设计 、Ｅｔ
ｈｅ
ｒ
ｎｅ
ｔ模 块 设计 、
ＣＡＮ总线模 块设 计 、
ＡＲＩ
ＮＣ４２９模 块设 计 ，以及 如 何调 试 进 行 了详 细说 明。 实践　证 明 该 ＦＰＧＡ 开 发 平 台 可加 快 ￥
６９８Ｐ并 行 处 理 芯 片 的 研 发 进 程 。
关 键词　ＦＰＧＡ；开发 平 台；
￥６９８Ｐ　Ｉ
Ｐ核 ；
Ｖｉ
ｒ
ｔ
ｅ
ｘ
４；可靠性　中图分 类号 ：
ＴＰ３３２
文 献 标 识 码 ：Ａ　文章编 号 ：
１００６—
３２４２（
２００９）Ｏ１－
００７５－
０５
Ｔｈｅ　Ｄｅｓｉ
ｇｎ　ｏｆ　Ｖｉ
ｒｔｅｘ４　Ｓｅｒｉ
ｅｓ　ＦＰＧＡ　Ｄｅｖｅｌ
ｏｐｉ
ｎｇ　Ｂｏａｒｄ　ＬＩ
ＡＯ　Ｈｕａ
ＷＡＮＧ　Ｚｈｕ
ｊ
ｉ
ｎ
ＹＡＮ　Ｊ
ｕｎ　Ｏｒ
ｂｉ
ｔ
ａ　Ｓｏｆ
ｔ
ｗａｒｅ　Ｅｎｇｉ
ｎｅｅｒｉ
ｎｇ　Ｉ
ｎｃ． Ｇｕａｎｇｄｏｎｇ，Ｚｈｕｈａｉ
５　１
９０８０，Ｃｈｉ
ｎａ　Ａｂｓｔ
ｒａｃｔ
Ｔｈｉ
ｓ
ａｒ
ｔ
ｉ
ｃｌ
ｅ　ｉ
ｎｔ
ｒ
ｏｄｕｃｅｓ
ｔ
ｈｅ　ＦＰＧＡ　ｄｅｖｅｌ
ｏ
ｐｅｄ， ｂａｓ
ｅｄ　ｏｎ　ｔ
ｈｅ　ＸＩＬＩ
ＮＸ　Ｖｉ
ｒ
ｔ
ｅｘ４　ｓｅｒ
ｉ
ａｆ
ｐｒｏｄｕｃｔ
ｓ‘
ＸＣ４ＶＬＸ１６０，ｔ
ｈｅｆｏＵＦ
ｃ
ｏｒ
ｅ
ｐｒ
ｏｃ
ｅ
ｓ
ｓ
ｏｒ
ａ
ｐｐｌ
ｉ
ｃ
ａｔ
ｉ
ｏｎ
ｏ
ｎ　ｔ
ｈｉ
ｓ
ｐｌ
ａｔ
ｆｏ
ｒ
ｍ，ａｌ
ｓ
ｏ
ｔ
ｈｅ
ｄｅ
ｓ
喀ｎ
ｏ
ｆｆｏｌ
ｌ
ｏｗｉ
ｎ
ｇ　ｍｏｄｕｌ
ｅ
ｓ，ｉ
ｎ—
ｃｌ
ｕｄｅ
ｓ
ｔ
ｈｅ
ＦＰＧＡ　ｍ ｏｄｕｌ
ｅ，Ｅｔ
ｈｅｒ
ｎｅｔ
ｍ ｏｄｕｌ
ｅ，ＣＡＮ　ｂｕｓ
ｍｏｄｕｌ
ｅ，ＡＲＩＮＣ４２９　ｍ ｏｄｕｌ
ｅ　ａｎｄ　ｅ
ｘｐｌ
ａｉ
ｎｓ
ｈｏｗ　ｔ
ｏ　ｄｅ—
ｂｕ
ｇ　ｔ
ｈｅ
ｍ　ｏｎ
ｔ
ｈｉ
ｓ
ｐｌ
ａｔ
ｆｏｒ
ｍ．Ｐｒ
ａｃ
ｔ
ｉ
ｃ
ａｌ
ａ
ｐｐｌ
ｉ
ｃ
ａｔ
ｉ
ｏｎ　ｐｒ
ｏｖ
ｅ
ｓ
ｔ
ｈａｔ
ｔ
ｈｅ
ＦＰＧＡ　ｄｅ
ｖ
ｅ
ｌ
ｏ
ｐｉ
ｎｇ　ｐｌ
ａｔ
ｆｏ
ｃ
ａｎ　ａｃ
ｃ
ｅ
ｌ
ｅ
ｒ
ａｔ
ｅ
ｔ
ｈｅ
ｄｅ
ｖ
ｅ
ｌ
ｏ
ｐｍｅ
ｎｔ
ｏ
ｆ￥６９８
Ｐ．
Ｋｅｙ
ｗｏｒ
ｄｓ
ＦＰＧＡ；Ｖａｌ
ｉ
ｄａｔ
ｅ
ｐｌ
ａｔ
ｆ
ｏｒ
ｍ；￥
６９８
Ｐ　Ｉ
Ｐ　Ｖｉ
ｒ
ｔ
ｅ
ｘ
４；Ｒｅ
ｌ
ｉ
ａｂｉ
ｌ
ｉ
ｔ
ｙ
并 行计算 是提 高计算 机 系统计 算速 度和处 理 能　元，
采 用 ＡＭＢＡ总 线 作 为 片 内系 统 架构 总线 ，
各 片　力 的一 种有效 手段 。它 的基本 思想 是用 多个处 理器　上 模块 通 过 ＡＭＢＡ 总 线 进 行 数 据 交 换 。ＡＭＢＡ 总　协 同求解 同一 问题 ，即将 被 求 解 的 问题 分 解成 若 干　线 配 置 了 ＰＣＩ总线 接 口、
存 储器 总线 接 口、
ＵＡＲＴ、
定　个部 分 ，
各部 分 均 由一 个 独 立 的处 理 机 并 行 计 算 。
时器 、中断 管 理 器 、Ｉ
／Ｏ、看 门狗 、配 置 寄 存 器 等 ，
使　目前 ，随着微 电子技 术 的发展 ，已经 可 以将多个 微处　得 ￥
６９８Ｐ　Ｉ
Ｐ核 的集 成 度 和功 能得 到 了 大 幅 度 的提　理器 核集 成在 一块芯 片 中 ，
节省 系统 空 间 ，
有效 提高　高 。￥６９８Ｐ　Ｉ
Ｐ核 ＣＰＵ 内部 指 令 实 行单 指 令 发 射 流　系统 性能 ；同时 ，
ＳＯＣ技 术 的飞 速 发 展 ，也 为芯 片 级　水线 ，
具 备七 级流水 （ＰＩ
ＰＥＬＩ
ＮＥ），
这样 ，
每个 时钟 周　并行 处理计 算 平 台的研究 提供 了坚 实的技 术基 础 。
期 执行 ７条 指令 ，充 分 体 现 了 ￥６９８Ｐ　Ｉ
Ｐ核 的优 势 。
本课 题 主 要 是 在 Ｖｉ
ａｅ
ｘ４系 列 ＦＰＧＡ开 发 平 台　￥６９８Ｐ　Ｉ
Ｐ核采 用先 进 的时钟配置 及管 理机制 以及低　上 验 证 四 核 并 行 处 理 器 （￥６９８Ｐ　Ｉ
Ｐ 核 ）的 功 能 。
功 耗优 化设计 ，
并具 备硬 实时处 理能力 ，
支持嵌 入式　￥６９８Ｐ　Ｉ
Ｐ核 内嵌符 合 Ｉ
ＥＥＥ　７５４标 准 的并行 ＦＰＵ单　实 时操 作系 统 。
收 稿 日期 ：
２００７－
０４—
２３　作者简介 ：
廖
华 （１
９８１一），
男，
广 东 人 ，硕 士研 究 生 ，
工程师 ，
研 究 方 向为 工 业 测 控 ；王祝 金 （１９７８一），
男，
福 建 人 ，工　程师 ，
研 究 方 向为 嵌 入 式 系 统 应 用 ；
颜
军 （１
９
６
２一），
男，
山东 人 ，
博士 ，
研 究 方 向为 计 算 机控 制 。
・
７６ ・
航　天　控
制　２００９往　外部 ＰＲＯＭ 中 ，
系统 加电后 ，
从 外部 ＰＲＯＭ 中将 ＦＰ—
１
总体 介绍　ＧＡ配置文件 载人到 ＦＰＧＡ 中运行 ，
有表 ｌ所示 几种　下 载配置模 式 。
开 发平 台上 主要包 括 以下模 块 ：ＦＰＧＡ模 块 、
存　Ｖｉ
￣ｅｘ
４系列 器件 的初 始 化 时序 在 某种 程 度 上　储器 模 块 、ＥＤＡＣ模 块 、ＧＰＩ
Ｏ 模 块 、Ｅｔ
ｈｅ
ｒ
ｎｅ
ｔ模 块 、
比以前 的 ＦＰＧＡ 还要简单 。在上 电时 ，Ｉ
ＮＩ
Ｔ信号保　ＣＡＮ总线模 块 、
ＰＣＩ模块 、
ＡＲＩ
ＮＣ４２９模 块 、
１５５３Ｂ模　持 低 电平 ，同时 ＦＰＧＡ 初始 化 内部 电路并 且清 除 内　块、
ＶＭＥ总线模 块 、串 口等 模 块 。图 １是整 个 开 发　部 配置存储 器 。这个环节完 成时 ，Ｉ
ＮＩ
Ｔ信号会 有一　平 台的原理框 图。
个 正跳变来 指示 ，
直 到这时 ，
配置才会开始 。 以前 的　ＦＰＧＡ 系列 在 Ｉ
ＮＩ
Ｔ信号 变 高 之后 和 配 置可 以开始　之前之 间需 要额外 的等待周期 ，
而 Ｖｉ
ｒ
ｔ
ｅｘ
４器件不需　要 。在上 电后 ，只要 Ｉ
ＮＩ
Ｔ变 为高 电平 ，
配 置 就可 以　开始 了。
表 １
ＦＰＧＡ下载 模 式 选 择　图１
系统 平 台接 口框 架　开发平 台 由 ＦＰＧＡ板 以及 功能 接 口底 板组 成 ，
通过 ４个 ４×３２ｐｉ
ｎ的接插件 连接 ，
方便 开 发不 同功　能的芯片 ，
系统实物 图如 图 ２所示 ：
２．２
ＰＲＯＭ 模块设 计　ＦＰＧＡ 的 配 置 ＰＲ０Ｍ 采 用 的 是 ＸＣＦＯ８Ｐ 以 及　ＸＣＦ３２Ｐ，
大小 总共 ５Ｍ 字节 ，
Ｉ
／Ｏ电压 ３．３Ｖ，
核 心 电　压 １．８Ｖ，采 用 低 功 耗 的 ＣＭＯＳ工 艺 ，最 多 可 擦 除　２
００００次 ，
内置版 本 控制 功 能 和 程 序压 缩 以及解 压　图２
ＦＰＧＡ开 发平 台实 物 图　在 系统 平 台上 ，
把所 有 的 Ｉ
／０ 口均 引 出来 供用　户二次开 发用 ，
下面 对几个重 要的模块作 详细介 绍 。
功能。
２．
３
Ｅｔ
ｈｅ
ｒ
ｎ
ｅｔ模 块 设 计　开发平 台 上 具 有 以太 网 的物 理 层 芯 片 和 变压　器，
支持 １
０／１
００Ｍｂｉ
ｔ的 全 双 工 或 半 双 工 模 式 ，支 持　２　系统 功能 模块 设 计　双绞线 和光纤模式输 出 ，
在 ￥
６９８Ｐ　Ｉ
Ｐ核 里加 入 了以　太 网 的 ＭＡＣ层 ，
即可 以 实现 网卡 的网络 通讯 功 能 ，
２．１
ＦＰＧＡ模块 设计　以太 网发送 的物理层 芯 片选用 ＲＥＡＬＴＥＫ出品 的单　ＦＰＧＡ采 用 Ｘｉ
ｌ
ｉ
ｎｘ公 司 生 产 的 Ｖｉ
ｒ
ｔ
ｅ
ｘ４系列 的　片、
单端 口 １
０／１００
Ｍ 以太 网物理 层 芯 片 ＲＴＬ８２０１。
ＸＣ４ＶＬＸ１
６０。ＸＣ４ＶＬＸ１６０是 核 心 电压 为 １．２Ｖ 的　ＲＴＬ８２０１芯 片与在 片 内的 ＭＡＣ通 过独 立 媒体 接 口　ＦＰＧＡ，
具有 高速 、低 功耗 的特点 ，是专 为 芯 片 Ｉ
Ｐ核　ＭＩ
Ｉ进行 连 接 。ＰＨＹＡＤ０一ＰＨＹＡＤ３置 高 ，
ＰＨＹＡＤ４　的开发 而设 计 的 。它 内置 有 ５１８４Ｋｂｉ
ｔ
ｓ的 ＲＡＭ 用　置低 ，
则 物理 层 地址 为 Ｏｘｌ
Ｏ，
芯 片符 合 Ｉ
ＥＥＥ８０２．
３／　来存储 配置文 件 ，
故 可 以直 接 将 ＦＰＧＡ配 置文 件 通　８０２．
３ｕ规则 。标 准 的 Ｉ
ＥＥＥ８０２．３数 据 帧 由 以下 几　过Ｊ
ＴＡＧ 口 下 载 到 ＸＣ４ＶＬＸ１
６０ 内 的 ＲＡＭ 中 并 运　个 部分 组 成 ：前 导位 （ｐｒ
ｅａ
ｍｂｌ
ｅ）、帧起 始 位 （ＳＦＤ）、
行 。内部 提 供 给 ｌ
２个 ＤＣＭ，最 大 提 供 ９６０个 Ｉ
／Ｏ　目的地 地址 （ｄｅｓ
ｔ
ｉ
ｎａ
ｔ
ｉ
ｏ
ｎ）、
来 源 地 址 （ｓ
ｏ
ｕｒ
ｃｅ）、数 据　口，可 方 便 提 供 用 户 作 开 发 用 ，其 Ｊ
ＴＡＧ 口采 用　长度 （１
ｅｎｇ
ｔ
ｈ）、
数 据 （ｄａ
ｔ
ａ）、
帧 校 验字 （ＦＣＳ）。数 据　Ｉ
ＥＥＥ　１
１
４９．１标 准。也 可将 ＦＰＧＡ配 置文 件存 储 在　字段大小 可从 ４６Ｂ到 １５
００Ｂ，
如 一 组 要传 送 的 数据　第２
７卷
第 １期　廖
华等 ：
Ｖｉ
ｒ
ｔ
ｅ
ｘ
４系列 Ｆ
ＰＧＡ开 发 平 台设 计　不 足 ４６Ｂ，
就用 零 补 足 ；超 过 １
５００Ｂ时 ，
需 要 拆 成 多　・７７ ・
３和 图 ４是 原理 图 。
个 帧传送 。数 据在 发 送之 前 按 此 格式 进 行 封 装 ，图　Ｕ １００ ３　Ｌ
＿
２
１
Ｔ
ｌ
×
Ｃ
Ｅ
Ｎ
Ｅｔｈｅｎｅｔ　ｂ（
ｄ０　Ｒ　／
Ｅｔ
ｈｅｎｅｔ“ｄ１
Ｉ
／　Ｅｔ
Ｐｅｎｅｔ［
Ｘｄ２
Ｉ
／　Ｅ
ｔ
ｈｅ
ｎ
ｅ
ｔ
ｂ
｛
ｄ
３
０
Ｔ
ＸＤ２
３日
ＤＵＰＬＥ×　３７
ＡＮＥ　ｄ１
Ｌ
ＤＰ
Ｓ
４
４
Ｔ×Ｄ３
。
３ ９　Ｍ¨
ＳＰ ＥＥ Ｄ　ＤＵＰＬＥＸ　ＡＮＥ　ＬＤＰＳ　ＭＩ
Ｉ
ＰＨＹＡＤ　Ｅｔ
ｈｅｎｅ
ｔ
ｒ
ｘｃｏｌ
（（　Ｃ０Ｌ　ＰＨＹＡＤ口
，
ＬＥＤ１
Ｅｔ
ｈｅｎ
ｅｔ
—ｒ
ｘｃｒ
ｓ＜　Ｅｔ
ｈｅｎｅｔ
ｒ
ｘｄｖ
ｅＲＳ　×ＤＶ　Ｒ ×Ｅ Ｒ　ＰＨＹ Ａ Ｄ Ｏ／ＬＥ Ｄ４　ＰＡ Ｄ４　＿
：　Ｅｔｔ
￣ｅｎｅｔ－ｒ￣ｅｒｒ
ＥＤ０　ＲＰ
ＴＲ
Ｒ×ｅ　Ｅｔｈｅｎｅｔ
ｒ
ｘｃｌ
ｋ　ＳＰＥＥＤ　５
ＴＸＤ０　Ｔ
×Ｄ１
Ｅｔ
ｈｅｎｅＬ　ｄ１
０：
３　＞．
—————— Ｊ／　旧Ｏ
Ｒ
Ｌ
ＡＴ
Ｐ
Ｒ
Ｅ
４０
９　ＰＡＤ０　１
口　ＰＡＤ１
ＰＨ、
，
ＡＤ０
ｌ
，
ＬＥＤ２
１
２　ＰＨＹＡＤ０
／
ＬＥＤ３
１
３　ＰＡＤ２
ＰＡＤ３
１　５　Ｃ１０１
７
．
Ｌ１
ＯＯ４　Ｅｔ
ｈｅｎｅｔ
ｒ
￣ｃ
ｆ
０
／ Ｅｔ
ｈｅｎｅｔ
ｒ
ｘ０１
Ｉ
／
Ｅｔ
ｈｅｎｅｔ
ｒ
ｘｄ［
Ｏ．
３　一　”
Ｉ
／　２１
２口
Ｒ×Ｄ０　Ｅｔ
ｈｅ ｎｅｔ
ｒ
ｘｄ２　１
９　Ｅｔ
ｈｅｎｅｔ
ｒ
ｘｏ３
１
８
Ｒ×Ｄ２
Ｅｔ
ｈ ｅｎｅｔ　ｍ ｄｃ　Ｒ ×Ｄ Ｉ　Ｒ×Ｄ３
２５　Ｍ Ｄ Ｃ　ＰＷＦＢ０ＵＴ　ＭＤｌ
ｏ　Ｖ 。ｒ　Ｖ　ｎ—— ————』————Ｌ
一
———————Ｌ
ｒ　Ｘ １　’
…
Ｘ２　～… ＼、
Ｘ１
４７　Ｒ １０ ５６　Ｒ１
０５￣
（ 二 ］＿　皇　ＴＰ Ｔ×＋　ＴＰ ＴＸ
电阻　ＲＥＳＥＴ日
ＤＧＮＤ　—
Ｌ
一　ｌ
十
３３　３４
ｃ
ＴＰ ＴＸ＋
ＴＰ Ｔｘ＿
３’
ＴＰ ＲＸ ＋　３０　ＴＰＲＸ
ｉ
ｌ
Ｉ
Ｌ｝佃
Ｌｉ
一
ＴＰＲ×＋　ＴＰＲ　ＡＶＤＤ３３　Ｒ
Ｔ
Ｓ
Ｅ
Ｔ
厂 ’
ＮＣ１
３６　ｘ２　Ｉ
Ｌ—　——　—　Ｉ
ＰＷ ＦＢ ｌ
Ｎ　－
只 １　０４６　３２　ｒ 、
，、ｒ ｖ、 ．
ｒ
＿
Ａ
Ｇ
Ｎ
Ｄ
互 ＿
ｌ
ｌ
－
一
，、 、　、 、　Ｌ １　。…
＾、
々　…
。　ＤＶＤＤ３８　—ＬＬ一 ＤＶＤＤ３４　目 ▲ ｄ，
ＣＣ
３．
３Ｖ　ＤＧ ＮＤ　ＤＧ ＮＤ　，　。　图 ３
Ｅｔ
ｈｅｒ
ｎｅｔ物 理 层　图 ４ 变 压 器　２．
４　ＣＡＮ总 线模块设 计　开发 平 台具 有 ＣＡＮ 总 线 收 发 器 ＰＣＡ８２Ｃ２５０，
ＣＡＮ　Ｔ
ＸＯ　ＰＣＡ８２Ｃ２５０是 ＣＡＮ 协 议 控 制 器 和 物 理 总 线 的 接　（
：
ＡＮ
ＲＸＩ
口，
它 可 以提 供给 总线 的差 动 发 送 能力 和 接 收 能力　速度最 高 可 达 １Ｍｂｉ
ｔ
／ｓ，在 ￥
６９８Ｐ　Ｉ
Ｐ核 里 ，加 入 了　ＣＡＮ总 线 控 制 器 模 块 ，完 全 兼 容 ＳＪ
Ａ１
０００，支 持　ＣＡＮ２．
０Ｂ协议 ，
能够 运行 于 Ｂａ
ｓ
ｉ
ｃ
Ｃａ
ｎ模式 下 和 Ｐｅｌ
ｉ
—
Ｃａｎ模式 下 ，
图 ５是 ＣＡＮ的功 能框 图 。
图５
ＣＡＮ功能框图　一　・
７８・
航
天
通 过 ＣＡＮ 总 线 收 发 器 ＰＣＡ８２Ｃ２５０即 可 实 现　控
制　２００９年　提供 了统 一 平 台。根 据 ＡＲＩ
ＮＣ４２
９规 范 ，
数 字 信 息　通过一对 单 向、差 分 耦 合 、双 绞 屏 蔽 线 传 输 ，所 以　ＣＡＮ 总 线 的 通 讯 ，
原 理 如 图 ６所 示 。
ＡＲＩ
ＮＣ４２９本 质 属 于 串 行 通讯 范 畴。 ＡＲＩ
ＮＣ４２９数　据发送 时经过二 级差 分驱 动 ，
调 制方 式则 采用 双 极　归零制 的三态码 方 式 ，即信 息 由“高”、“零 ”和 “低 ”
状态组 成 的三 电平状态调 制 。
开发平 台上 的 ４２９发 送驱 动芯 片 可 以实 现 ４２
９　电平 的发送 ，
总共 ４个发 送通道 ，
通 过开发平 台上 的　４２９电平接 收芯片可 以实现 ４２９电平 的接 收 ，
总共 ４　图 ６　ＣＡＮ 总线 收 发 器　个 接收通 道 。在 ￥６９８Ｐ　Ｉ
Ｐ核 里 ，加入 了 ＡＲＩ
ＮＣ４２９
２．５
ＡＲＩ
ＮＣ　４２９模块设计　总 线 ，通 过 挂 接 在 ＡＰＢ 总线 上 ，实 现 并 行 ＣＰＵ对　ＡＲＩ
ＮＣ４２９协 议 ，又称 Ｍａｒ
ｋ３３数 字信 息传 输 系　ＡＲＩ
ＮＣ４２９总 线 的 访 问 ，并 行 处 理 芯 片 内部 提 供　（ＤＩ
ＴＳ—Ｄｉ
ｇｉ
ｔ
ａｌ
Ｉ
ｎｆ
ｏｒ
ｍａ
ｔ
ｉ
ｏ
ｎ　Ｔｒ
ａｎｓ
ｆ
ｅ
ｒ
Ｓｙｓ
ｔ
ｅｍ），
是 专 为　了 ４路 ＡＲＩ
ＮＣ４２９接 口，通 过 此 接 口 ，可 以 验 证　航 空电子系统通讯 规 定 的航 空工 业 总线 标准 ，
它 忽　ＡＲＩ
ＮＣ４２９接 口的正确性 。设计 原 理 图如 图 ７和 图　略 了不 同厂家航 电系 统接 口的 复杂性 ，
为 系统互 联　８所示 。
ＶＣＣ　５Ｖ　ＶＣＣ　５Ｖ　Ｖ１
０ ＮＤ　Ｖ１
Ｖ ＲＥＦ
ＳＹＮＣ　ＧＮＤ　ＶＲＥＦ　ＳＹＮＣ　Ａ　ＯＵＴ　Ａ　ＯＵＴ
ＣＬ　ＣＬＫ　日 ０ＵＴ　日 ０ＵＴ
ＤＡＴＡ　Ａ　ＤＡＴＡ　Ｂ４２２　４２９　ＤＡＴＡ　Ａ　ＤＡＴＡ　Ｂ４２２　４２９　ＣＡ
ＣＢ
ＣＡ　Ｃ日　Ｖ＋　、
，
．
Ｖ＋　＿
，
Ｖ—
ＮＣ１
ＮＣ２
ＮＣ１
ＶＣＣ　５Ｖ　ＮＣ２　Ｖ ＣＣ　５Ｖ　Ｖ１
Ｖ１
ＧＮＤ　ＶＲＥＦ
ＳＹＮＣ　Ａ　ＯＵＴ　０ＮＤ　ＶＲＥＦ　ＳＹＮＣ　ＣＬＫ　Ａ　ＯＵＴ
ＣＬ　日 ０ＵＴ
ＤＡＴＡ　Ａ　珥２９　４　ＴＸ　日 ＯＵＴ　ＤＡＴＡ　Ａ　ＤＡＴＡ　Ｂ４２２　４２９
４２９　４　ＴＸ　ＤＡＴＡ　Ｂ４２２　４２９　ＣＡ　Ｖ—
ＮＣ１
ＣＢ　・
ｌ
ｌ
Ｈ　ＣＡ　Ｖ＋　ＶＣＣ 一１
Ｖ．
ＮＣ２　ＮＣ１
Ｃ日　Ｖ＋　ＮＣ２
图７
ＡＲＩ
ＮＣ４２９总 线 发送 驱 动 电路 原理 图　Ｕ１１
Ｄ５　一
一
一
Ｈ
Ｉ
Ｖ＜
＜
—２
Ｏ
ＬＯＶ　ＮＩ
Ｖ
—
—
肯
０ ＵＴ １Ａ　ｌ
Ｎ １Ａ　０
Ｕ
Ｔ１
日
ｌ
Ｎ
１
Ｂ
０ ＵＴ２Ａ　Ｉ
Ｎ２Ａ　（
ＬＯＶ　＜＜——　上＿　０ ＵＴ２Ｂ　ＴＥＳＴＢ　Ｌ　４２９　一
５Ｖ　ＶＤＤ　ＶＳＳ　０ ＵＴ３Ａ　ｌ
Ｎ３Ａ　Ｈ　４２９　４２９　４　（
ＬＯＶ　＜——　ｌ
＿　０ＵＴ３Ｂ　｝
Ｎ３Ｂ　（
１
＜＜——÷
｛一　ｏＵＴ４Ａ　ｌ
Ｎ４Ａ　Ｌ　４２ｇ　Ｈ　４２９　４２９　４　＜
Ｌ　４２９　＜‘———　０ ＵＴ４Ｂ　ｌ
Ｎ４Ｂ　ＤＥＩ１
０４４　图 ８　ＡＲＩ
ＮＣ４２９总 线接 收器 电路 原 理 图　３　ＰＣＢ 设 计　Ｈ　４２ｇ　Ｌ　４２ｇ　ＴＥＳＴＡ　ＴＥＳＴＢ　４２９　３
４２９　３
６　ｌ
Ｎ２Ｂ　Ｈ　４２９　—
系统 中 ＣＰＵ主频可 达 ８０ＭＨＺ，
因此 ，
在 ＰＣＢ设　计过程 中 ，
遵循 高频 电路板 设计原 则 。
１）电 源 质 量　由于整个 系统接有 大量 的外设 ，因此 ，
对 电源 的　质量 要求较 高 ，
提供 的功耗也较 大 ，
一般应在 电源进　入 系统 时 ，
在 电源 引脚 处加 入几 百　的大 电容 ，以　滤 除 电源噪声 ，
在板上 其它 Ｉ
ｃ的电源与地引脚 问加　入 ０．１Ｉ
ｘ
ｆ左 右 的小 电容 ，用来 滤 除 高频 噪 声 。为 了　第 ２７卷
第 １期　廖
华等 ：
Ｖｉ
ｒ
ｔ
ｅ
ｘ
４系 列 ＦＰＧＡ 开发 平 台设 计　减小 电源纹 波 ，
专 门拿 出 ２层 作为 电源层 。
２）数 据线 、
地址 线 的布线　对 于数 据线／地址线 的 布线应 该尽量 成组 ，
平行　调试 ，
可实 现 对 内部 寄 存 器 操 作 ，以及 程 序 断 点 设　置。
下面 以 ＣＡＮ总 线和 Ａｒ
ｉ
ｎｃ
４２９总线 为例 ，
介 绍硬　分布 ，
这样 可以减 少干扰 ，
增 加系统 的可 靠性 和稳定　件调试 过程 。
性，
还 可 以简化布 线 ，
美 化 ＰＣＢ板 。
４．１
ＣＡＮ总 线 调 试　３）差 分线 、
时钟 线 的布线　对 于 时钟 线 ，应尽 量 的短 、粗 ，避免 和 其 它 的信　号线交 叉 ；
对 于差分 信号 线 ，
应 尽量 走等 长平行 线 。
－７９ ・
测试 Ｂａｓ
ｉ
ｃ
ＣＡＮ工作方 式收发 包是 否正确 ，
中断　是 否正 常 ，校 验 是 否有 效 。与周 立 功 ＵＳＢＣＡＮＩ
Ｉ板　卡通讯 ，
收发 数据正 常 ，
结 果如 图 １Ｏ所示 。
４　调　试　Ｃｙｇ
ｗｉ
ｎ为 ￥６９８Ｐ　Ｉ
Ｐ核 的调 试 环 境 。在 Ｃｙｇ
ｗｉ
ｎ
命令 行下 ，
输入 ｖ８ｍｏ
ｎ．ｅ
ｘｅ—
ｉ，
接着 输入 ｉ
ｎｆ
ｏ
ｓ
ｙ
ｓ会 出　现 图 ９所示 的提示 信息 。
图１
０　ＣＡＮ 总线 收发 器 上 层 软 件　４．２　Ａｒ
ｉ
ｎｃ
４２９总 线 调 试　把 ＦＰＧＡ开 发平 台上 的 Ａｒ
ｉ
ｎｃ
４２９总线接 口与标　准 ＡＲＩ
ＮＣ４２９总 线接 口卡 连 接起 来 ，
测 试通 讯 是 否　正 常 。ＦＰＧＡ开 发平 台发送 ５１２个数 据 ，
３２位字 长 ，
１
００Ｋｂｐｓ，
无 奇 偶 校 验 ，ＡＲＩ
ＮＣ４２９专 用 接 收 板 卡 接　收 数据 ，
结 果 如图 １１所 示 。
图 １１
ＡＲＩ
ＮＣ　４２９接 收数 据　标准 ＡＲＩ
ＮＣ４２９总线 接 口卡 可接 收 到 ＦＰＧＡ开　发平 台发 出 的数 据 ，
而且 数据 正确 。
同理 ，
标准 ＡＲＩ
ＮＣ４２９总 线 接 口卡 发 送 数据 到　ＦＰＧＡ 开 发 平 台 ，ＦＰＧＡ 开 发 平 台 可正 确 收 到 标 准　图 ９　目标 轨迹　ＡＲＩ
ＮＣ４２９总线 接 口卡 发 出的数据 。
（下转 第 ９３页 ）
通过调 试单 元 ，
无 需 仿 真 器 即 可支 持 硬 件直 接　第 ２７卷
第 １期　陈璐 璐 等 ：分 布 式 故 障 诊 断 专 家 系 统 在运 载 火箭 发 射 决 策 中的 应 用 研 究　２）第 ２级 为关 键故 障 ，
在 故 障选 择 和 设 置上 主　箭 发 射 决 策 系 统 推理 技 术 研 究 ［Ｊ］．航 天 控 制 ，
２００６，
２４（３）：
８１—８３．
要 作 以下考虑 ：当此 级别 故 障未发 生时 ，
运 载 火箭在　不 排除有 其他进 一 步故 障可能 的前 提下 可以发 射 ；
［２］
Ｘｕ　Ｄｏｎｇ，Ｗ ｕ　Ｍｅｉ，Ａｎ　Ｊｉ
ｎｗｅｎ． Ｄｅｓ
ｉ
ｇ
ｎ　ｏｆ
ａｎ
Ｅｘｐｅ
ｔ　Ｓｙｓ
ｒ
—
ｔｅｍ　Ｂａｓｅｄ　ｏｎ　Ｎｅｕｒ
ａｌ
Ｎｅｔ
ｗｏｒｋ　Ｅｎｓｅｍｂｌ
ｅｓ　ｆｏｒ
Ｍｉｓｓｉ
ｌ
ｅ　３）第 ３～４级 为 底 层 故 障 ，
对 这 一 部 分 的诊 断　Ｆａ
ｕｌ
ｔ
Ｄｉ
ａｇｎｏｓ
ｉ
ｓ［Ｊ］．Ｉ
ＥＥＥ　Ｉ
ｎｔ
ｅｒ
ｎａ
ｔ
ｉ
ｏｎａｌ
Ｃｏｎｆ
ｅ
ｒ
ｅｎｃｅ
ｏｎ
推理往往 需要 大量 的知识 ，
消耗 一定 的推理 时 间 ，同　Ｒｏｂｏｔｉ
ｃｓ， Ｉｎｔ
ｅｌ
ｌｉ
ｇｅｎｔ
Ｓｙｓｔ
ｅｍｓ　ａｎｄ　Ｓｉ
ｇｎａｌ
Ｐｒｏｃｅｓｓｉｎｇ，
时由于故 障反 映在 系 统上 的不 明显 的影 响 ，
使 得 推　理具 有很 大 的不 确定 性 。
・９３ ・
２００３，２：９０３ —９０８．
［３］
Ｑｉ
ａｎ
Ｒｕｉ
ｘｉ
ａ，Ｃｈｅｎ
Ｇｕａｎｇｄａ，Ｚｈｕ
Ｄｅｎｇｐａｎ．Ｆａｕｌ
ｔ
Ｄｉ
ａｇ—
对 于故 障等 级相 同的规 则 的遍历 采用 分系统 诊　ｎｏｓｉ
ｓ　Ｅｘｐｅｒｔ
Ｓｙｓｔ
ｅｍ　ｆ
ｏｒ　Ｈｙｄｒ
ｏｅｌｅｃｔｒ
ｉｃ　Ｇｅｎｅｒａｔ
ｉｎｇ　Ｓｅｔ
ｓ　断级 的推理 算法 。
Ｉｍｐｌ
ｅｍｅｎｔｅｄ　ｗｉ
ｔ
ｈ　Ｃ＋＋ ｂｕｉ
ｌｄｅｒ． Ｔｈｅ　２００２　Ｉｎｔｅｒｎａｔｉ
ｏｎａｌ
Ｃｏ
ｎｆ
ｅｒ
ｅｎｅｅ
ｏ
ｎ　Ｃｏｎｔ
ｒ
ｏｌ
ａｎｄ
Ａｕｔ
ｏｍａｔ
ｉ
ｏｎ，２００２，
Ｊｕｎｅ
１
６—　１９：２１９ —２１９．
５　结 论　［４ ］
吴明强 ，
史 慧 ，朱 晓华 ，
等 ．故 障 诊 断 专 家 系 统 研 究 的　现 状 与 展 望 ［Ｊ］．计 算 机 测 量 与 控 制 ，
２００５，１３（１２）：
针对 新一 代运 载火箭 地 面测发 控系统 的一 体化　设计 要求 ，
提 出 了运 载 火 箭 分 布式 故 障 诊 断专 家 系　统 的总体 结构 ，
并根 据 故 障 信息 的流 动 将诊 断 任 务　分 为 ３级 ：
征兆 获取 级 、
分 系统 诊 断级 、全局 系 统 诊　断 和决策 级 ，
并 针对 各 级 任务 的不 同 提 出 了相 对 应　的实 现方法 。本 文提 出 的总体结 构 以及 故 障诊断 策　略 已经用 于故 障诊 断原 型 系 统 的研 制 中 ，
下 一 步 的　工作 将是完 善运 载火箭 测发 段 的故 障模 式分 析 和增　加 系统 的在 线 自学 习功 能 。
１３Ｏ１— １３０４．
ｒ
［５］
王家伍．
航 天 发 射 一 体 化 建 设 与 决 策 支 持 技 术２研　究　３ ］Ｊ
［Ｊ］．装 备 指 挥 技 术 学 院 学 报 ，
２００６，１７（１）：
４４—４７．
［６］
郑永 煌 ，
李人厚 ，
徐 克 俊 ，等 ．基 于 ＣＬＩ
ＰＳ的航 天 发 射　决 策 系统 ［Ｊ］．宇 航 学 报 ，
２００６，
２７（１）：１１７—１
２０．
［７］
杜诚谦 ，
潘 洁伦 ．新 一 代 运 载 火 箭 地 面 测 试 发 控 系 统　一
体 化 设 计 概 述 ［Ｊ］．航 天 控 制 ，２００４，２２（２）：５０—　５２．
［８］
施 国洪 ，
夏 敬 华 ．面 向复 杂 设 备 的 分 布 式 故 障 诊 断 研　究 ［Ｊ］．中国 安 全科 学学 报 ，
２０００，１
０（２）：
７５—７９．
参　考　文　献　［１］
张庆振 ，
李 清 东 ，任 章 ．基 于 故 障 模 式 分 析 的 运 载 火　公司 ，
ｈ
ｔ
ｔ
ｐ∥ＷＷＷ．
ｍｙ
ｏ
ｒ
ｂ
ｉ
ｔ
ａ
．
ｎｅ
ｔ
，２
００
４：
１—１
０９．
（上 接 第 ７９页 ）
范秀峰 ，
周 宇 晨 ．ＡＲＩ
ＮＣ４２９总 线 收 发 芯 片 原 理 及 应　用 ［Ｊ］．国外 电子 元 器 件 ，
２００４，（５）：
３３—３６．
５　结 束 语　罗雪 梅 ．基 于 ＳＪ
Ａ１
０００的 ＣＡＮ 总 线 接 口电 路 的设 计　本文 详 细 介绍 了 Ｖｉ
ｒ
ｔ
ｅ
ｘ
４系列 ＦＰＧＡ 开发 平 台　的功 能 模 块 的 设 计 ，
通 过 把 ￥６９８Ｐ的 Ｉ
Ｐ核 烧 入 该 开　与实 现 ［Ｍ］．贵 州 工 业 大 学 ，
２００３：
５８—６８．
刘 洁 ．基 于 ＡＲＭ —Ｃｌ
ｉ
ｎｕｘ的无 线 家 庭 网关 设 计 ［Ｊ］．
电子 设 计 应 用 ，
２００２：
５５—５９．
发平 台 ，
可 以对各 功 能 模块 的功 能 进 行验 证 ，同 时 ，
于 海 生 ．微 型 计 算 机 控 制 技 术 ［Ｍ］．北 京 ：清 华 大 学　通过 逻辑分 析 仪 可 以对 ￥６９８Ｐ　Ｉ
Ｐ核 内部 的总 线 时　出版 社 ，１
９９９：
８４—９５．
序进行 验证 ，
为运行 ｅｃｏ
ｓ操 作 系统 提 供 了一 个 强有　何 克 忠 ，李伟 ．计 算 机控 制 系统 ［Ｍ］．北 京 ：清华 大 学　力 的硬件平 台 ，
加 快 了 ￥６９８Ｐ并 行 处理 芯 片 的 研发　出版 社 ，１
９９８：
１５０—１７０．
进程 。
刘 俊 跃 ．控 制 系 统 的 可 靠 性 研 究 ［Ｊ］．数 学 的实 践 与　认识 ，
２００３，
２３．
参　考　文　献　［１］ ￥
６
９８
Ｐ用 户 手 册 ［
Ｚ］．欧 比 特 （珠 海 ）软 件 工 程 有 限　王 英 爱 ．计 算 机 组 成 与 结 构 ［Ｍ］．北 京 ：
清 华 大 学 出　版社 ，
２００１：
２３—３０．
］Ｊ