MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Sistemi Microelettromeccanici
Università degli studi di Roma
“La Sapienza”
Tecnologie per il Packaging Elettronico
Michele Marino
A.A.2006-2007
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Sistemi Microelettromeccanici
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Introduzione al packaging
Le utilità di un p
package
g elettronico sono essenzialmente q
quattro:
¾ Fornire l’alimentazione ai vari componenti
¾ Distribuire i segnali tra i vari componenti al fine di formare una unità funzionale
¾ Dissipazione del calore
¾ Supporto meccanico e protezione
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Introduzione al packaging
¾ Sono richiesti almeno due livelli di package
¾ Il conteggio dei livelli inizia dal die in silicio
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Sfide del packaging microelettronico
Problema delle interconnessioni:
riguarda il ritardo delle connessioni all’interno del chip, all’interno del package (wire bonding), nonché sul PCB
Tale ritardo è dovuto essenzialmente a due fattori:
¾ Capacità parassite
¾ Resistenze delle linee di collegamento
Un modello semplificato…
Resistenza linea
L
R=ρ
WH
Capacità
p
p
parassita
⎛ H ⋅L W ⋅L⎞
⎟⎟
C = 2ε 0ε r ⎜⎜
+
SV ⎠
⎝ SH
Ritardo sul segnale
L: lunghezza
W: larghezza
H: altezza
SH spaziatura
SH:
i
orizzontale
i
l
SV: spaziatura verticale
⎛ 1
1
t d ≈ R ⋅ C = 2ε 0ε r ρL2 ⎜⎜
+
⎝ W ⋅ S H H ⋅ SV
⎞
⎟⎟
⎠
Dipende dalla geometria e dal materiale utilizzato
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Passi di processo per la realizzazione di un chip/dispositivo MEMS
Molti passi di processo vengono ripetuti più volte
Per un chip di DRAM da 256 MB sono necessari circa 400 passi di processo!
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Passi di processo per la realizzazione di un chip/dispositivo MEMS - Fotolitografia
I wafer ricoperti di photoresist vengono esposti alla luce
La maschera definisce le aree da esporre
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Passi di processo per la realizzazione di un chip/dispositivo MEMS - Pulitura
Prima della deposizione di metalli o altri materiali sul wafer, deve essere rimosso il
photoresist non necessario
Generalmente viene utilizzato l’etching al plasma
Processo molto selettivo
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Passi di processo per la realizzazione di un chip/dispositivo MEMS - Pulitura
D
Deposizione
i i
d
dell llayer mediante
di
evaporazione
i
a fascio
f i elettronico
l
i
Processa circa 32 wafer per ciclo
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Taglio del wafer in silicio - Dicing
Alla fine tutti i chip si trovano sul wafer in silicio
Prima del packaging devono essere separati
Per evitare che durante il taglio i chip si sovrappongano, si utilizza uno strato adesivo a sua volta fissato su un supporto meccanico
La p
profondità del taglio
g viene selezionata in modo tale da non raggiungere
gg g
lo strato adesivo
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Taglio del wafer in silicio - Dicing
La sega usa un controllo numerico nel taglio dei wafer
Il riferimento
if i
del
d l taglio
li è costituito
i i dalle
d ll scribe
ib lines
li
Il controllo consente di muovere il wafer in una posizione precisa per il taglio
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Package di primo livello
L’utilità del package consiste nel collegare elettricamente il circuito integrato all’interno dell’ambiente nel quale
deve lavorare, consentendo:
¾ di essere maneggiato con facilità (piazzamento automatico sul PCB)
¾ di eseguire test
Caratteristiche richieste per i package:
¾ Fornire caratteristiche elettriche accettabili
¾ Basso costo
¾ Alti volumi di produzione
¾ Alta affidabilità
¾ Opzioni per la riparazione o sostituzione
La geometria dei contatti (pin) dipende dalla tecnologia utilizzata nel package di 2° livello
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Lead frame
Il lead frame costituisce la struttura centrale di supporto
del package, dal quale partono tutti i collegamenti
Il lead frame porta il chip attraverso i vari processi di
assemblaggio e, alla fine, rimane all’interno del corpo in
plastica
I lead frame vengono ricavati da striscie di metallo (rame o
l h fferro-nichel
leghe
i h l in
i fili
filigrana “sparati”
“
i” attraverso raggii
irradiati da una piattaforma centrale, che supporta il die)
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Posizionamento die
Il posizionamento
i i
d
dell di
die (d
(detto anche
h di
die b
bond)
d) è il processo attraverso il quale
l il chip
hi viene
i
incollato,
i
ll
dalla
d ll
faccia inferiore, sulla superficie di supporto del package, ovvero il lead frame
Il die viene sollevato dal wafer (dopo il dicing) attraverso un estrattore a punta
A questo punto un beccuccio
b
i a vuoto esegue la
l presa del
d l chip,
hi che
h lo
l stacca dallo
d ll strato adesivo,
d i
e lo
l posiziona
i i
sull
lead frame con molta precisione
Tutti i passi vengono eseguiti da una macchina chiamata die bonder
Ci sono essenzialmente due tecniche di posizionamento del die:
¾ Attraverso sostanze adesive
¾ Attraverso saldatura soft
¾ Attraverso sostanze eutettiche
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Posizionamento die mediante sostanze adesive
La giunzione tra il die e il paddle è realizzata mediante adesivi come poliammidi o epossidi.
epossidi In molti casi gli
adesivi vengono riempiti con particelle di argento al fine di creare giunzioni conduttive e per migliorare la
conducibilità termica per la dissipazione del calore attraverso il lead frame.
Le giunzioni conduttive sono utili in molti chip in quanto il corpo in silicio, di solito, è al potenziale di massa e
quindi deve essere collegato elettricamente al potenziale di massa del circuito nel quale viene inserito.
Prima di posare il die, l’adesivo viene disperso in quantità controllate sul supporto (die paddle).
La quantità di adesivo costituisce un parametro critico ed è dato dallo spessore desiderato dell’interfaccia di
adesione (bond interface – 25um tipicamente). Questo non dovrebbe eccedere una quantità, relativa ad un
riempimento di altezza h, pari a metà dello spessore del die.
Oltre questo limite, l’adesivo potrebbe contaminare i pad relativi al bonding durante la fase di pressione del die
sul die paddle.
paddle
E’ chiaro che una scarsa quantità di adesivo può portare allo spostamento del die dalla posizione desiderata.
Una volta posato il die, l’adesivo deve essere portato a temperatura elevata al fine di ottenere una adesione
ottimale (circa 150
150°C
C per 60 minuti).
minuti)
Figure di merito degli adesivi per il die attach:
¾ Cicli di tempo molto ridotti durante il die bonding (2s)
¾ Scarsa o meglio, nessuna conducibilità elettrica
¾ Scarsa conducibilità termica
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Posizionamento die mediante saldatura soft o sostanze eutettiche
Questo processo consente di posare il di
Q
die sull lead
l d frame
f
mediante
di
l’utilizzo
l’ ili
di un materiale
i l saldante.
ld
L
La tecnica
i
ha caratteristiche meccaniche eccellenti e una conducibilità termica ed elettrica superiore rispetto alla tecnica
mediante l’uso di adesivi.
Il primo passo consiste nella metallizzazione della
superficie inferiore del die al fine di creare un
legame tra il chip e la sostanza saldante.
saldante
La sostanza saldante viene introdotta in forma
liquida sul lead frame riscaldato opportunamente.
Il die viene posato sul liquido fuso e , man mano che
il liquido si raffredda, viene creata l’adesione tra il
die e il lead frame.
Il processo di saldatura richiede un ambiente a gas
inerte che impedisce l’ossidazione del lead frame.
Questo tipo di posa viene utilizzato tipicamente nei
dispositivi per l’automotive e ad alta potenza.
Un meccanismo simile viene realizzato con materiali eutettici come l’Au-Si (temperatura lead frame di 420°C)
U alto
Un
l grado
d di Si diffonde
diff d dal
d l die
di verso la
l lega
l
A
Au-Si
Si creando
d cosìì il legame
l
Il tempo di ciclo per il bonding eutettico è di circa 6/8 secondi
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Posizionamento automatico del die
La selezione e il piazzamento del die viene eseguito atomaticamente da apposite macchine
Le macchine sono in grado di piazzare circa 2000 dispositivi per ora
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Wire bonding
Il wire bonding riguarda il collegamento elettrico dal chip verso il lead frame. E’ una tecnica di interconnessione
che fa uso di oro o alluminio, sorgenti di calore, energia ad ultrasuoni e pressione.
Durante il processo di saldatura, la
superficie
f
metallica
ll
d
dell filo
f l e del
d l pad
d
vengono portate a stretto contatto tra
loro, dopodichè avviene uno scambio
di elettroni e una interdiffusione di
atomi di
d metallo
ll che
h risulta
l nella
ll
formazione di una forte connessione
Esistono diverse tecniche di wire bonding:
¾ Wire bonding ad ultrasuoni
¾ Wire bonding a termocompressione
¾ Wire bonding a termosuoni
Connessioni leggere: 17μm < diametro filo < 100μm
Connessioni spesse: 100μm < diametro filo < 500μm
Le connessioni vengono eseguite singolarmente da appositi macchinari
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Wire bonding – Bonding ad ultrasuoni
Il filo viene guidato verso il bond pad e poi pressato sulla superficie dalla sonda ad ultrasuoni. Mentre il filo
viene pressato tra l’estremità della sonda e il pad, viene applicato un treno di vibrazioni ad ultrasuoni nel punto
estremo della sonda. La combinazione della pressione e delle vibrazioni consente la creazione di una saldatura a
“freddo” tra il filo e il pad.
p
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Wire bonding – Bonding ad ultrasuoni
Il wire bonding
g ad ultrasuoni viene utilizzato
prevalentemente per connessioni in alluminio con
25 μm < ‫ < ׎‬625μm
Anello di connessione
Connessione in alluminio (25μm), con pitch da 70μm
Lunghezza anello: da 0.5mm a 2mm
Altezza anello: da 0.2mm a 0.4mm
Parametri tipici di processo:
Forza: 3000⌯6000 N
Frequenza: 60 KHz
Ampiezza: 1-2 μm
Durata: 5-60
5 60 ms
Pitch: 100 μm
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Wire bonding – Bonding ad ultrasuoni
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Wire bonding – Bonding a termocompressione
Si ottiene pressando il filo sul pad ad elevata temperatura
Utilizzato in genere con fili di Au e Cu con un diametro compreso tra 17 e 31 μm
p
da un capillare
p
in ceramica. Prima di fare il collegamento
g
viene creata una bolla alla
Il filo viene reso disponibile
fine del filo. Questo viene fatto mediante una torcia ad idrogeno o tramite scarica elettrostatica. La bolla viene
portata a contatto diretto col pad, che si trova a circa 350°C. La saldatura avviene applicando una forza verticale
verso il pad, in modo da schiacciare la bolla.
Viene poi formato un anello fino a raggiungere il bond pad del lead frame. Sotto l’azione del calore e della
pressione l’altra
l’ l estremità del
d l filo
f l risulta
l di
d forma
f
appuntita. Sollevando
ll
d ill capillare
ll
ill filo
f l viene interrotto.
La seconda saldatura rappresenta il punto debole dell’intera operazione
Termocompressione + Ultrasuoni Æ Termosuoni
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Wire bonding – Bonding a termocompressione
Anello di connessione
Prima saldatura
Pitch 50 μm
Grazie alla particolare forma della prima saldatura,
il filo può essere portato in qualsiasi direzione.
prima saldatura
seconda saldatura
Questo consente di accelerare drasticamente i tempi
di wire bonding.
bonding
Parametri tipici per un filo da 25μm:
Lunghezza anello: da 0.8mm a 1.5mm
Altezza anello: da 0.3mm a 0.5mm
Forza: 6000 N
Temperatura chip:
h 350°C
Durata: 60 ms
Pitch: >150 μm
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Wire bonding – Bonding termosonico
Da 10 a 14 collegamenti al secondo
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Wire bonding – Bonding a termocompressione
Collegamento elettrico tra i pad del die e i pad dei pin esterni
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Wire bonding – Prestazioni elettriche
Le prestazioni elettriche del wire bonding dipendono dalla resistenza, dall’induttanza del collegamento stesso, e
dalle capacità dei pad
E’ evidente che con il progredire della tecnologia il numero di linee di I/O tende ad aumentare per cui è
E
necessario ottimizzare il wire bonding
La resistenza tende ad aumentare, mentre la corrente di fusione tende a diminuire
Valori tipici: Cpad=400fF
400fF ; Cbond=0.12pF/mm
0.12pF/mm ; L=1nH/mm
L 1nH/mm
La diminuzione della corrente di fusione limita la densità di corrente e quindi la distribuzione di potenza
all’interno del package
Q
Questo
ostacolo
l può
ò essere superato raggruppando
d più
iù fili iinsieme
i
per llo stesso segnale
l
¾ La resistenza e le capacità introducono un ritardo
¾ Accoppiamenti induttivi e capacitivi tra collegamenti adiacenti generano disturbi
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Wire bonding – Figure di merito
Tecnica wire bonding
Ultrasuoni
Termocompressione
Termosonica
Diametro collegamenti
g
17 – 675 μm
15 – 31 μm
15 -31 μm
Tipo collegamento
Au, Cu
Au
Au
Metallo pad
Al, Au
Al, Au
Al, Au
Velocità
6 collegamenti/sec
10 – 14 collegamenti/sec
10 – 14 collegamenti/sec
Temperatura
temperatura ambiente
300 – 500
500°°C
100 – 150
150°°C
Pressione
bassa
alta
Bassa
Eccitazione ad ultrasuoni
20 – 120 KHz
nessuna
20 – 120 KHz
Pitch minimo
50 μm
35 μm
35 μm
Vantaggi del wire bonding:
Alta flessibilità
Alta affidabilità
Alto rendimento
Rara presenza di difetti
Svantaggi del wire bonding:
Processo seriale, un collegamento alla volta
Collegamenti lunghi degradano le performance elettriche
per bonding
gg
grandi
Pad p
Pericolo di rimozione dei collegamenti durante l’incapsulamento
Complessità elevata all’aumentare delle linee di I/O
Numero massimo di linee di I/O su un chip quadrato 6x6mm, con pitch da 50μm:
n = 4⋅
5mm
= 400
50 μm
Per consentire il wire bonding, i pad devono essere disposti alla periferia del chip ad una distanza minima
stabilità dalla tecnologia del wire bonding stesso
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
TAB – Tape Automated Bonding
Sostituzione del processo di connessione seriale del wire bonding con un processo di collegamento parallelo
Il TAB utilizza lead frame più sottili posti su un film dielettrico al fine di rendere più accurato il pitch delle
p al lead frame
interconnesioni dal chip
In genere è il lead frame stesso che non permette di raggiungere dimensioni piccole del pitch
Quindi il TAB consiste nell’interfacciamento del chip mediante una serie di collegamenti già modellati, presenti
p
su un nastro in polimero
Il cuore del TAB è costituito dal nastro
contenente i vari siti, nei quali verranno
posizionati i chip
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
TAB – Flusso di realizzazione
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
TAB – Preparazione die
Normalmente, per i collegamenti interni viene utilizzato un processo di termocompressione, in cui un tool caldo
(da 300 a 600°C) applica una pressione tra i contatti interni del TAB e i contatti del chip.
In ogni caso, un contatto diretto tra i contatti interni presenti sul nastro e i pad in Al del chip standard non è
realizzabile per le seguenti ragioni:
¾ Il contatto potrebbe essere chiuso verso la massa del silicio sulle estremità del chip a causa della scarsa distanza
t i collegamenti
tra
ll
ti e la
l superficie
fi i del
d l chip
hi
¾ A causa della passivazione, i pad in Al sono immersi nella superficie del die, quindi i contatti planari avranno
accesso limitato alla superficie del pad
¾ Al fi
fine di ottenere
tt
una buona
b
interconnessione
i t
i
è necessario
i applicare
li
fforze consistenti
i t ti
¾ La superficie dei pad è ricoperta da un ossido naturale che impedisce la saldatura tramite termocompressione
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
TAB – Preparazione die
E necessario quindi una metallizzazione che sollevi l’interfaccia
E’
l interfaccia di collegamento tra i contatti interni del lead
frame e i contatti del chip. Tale contatto sarà costituito da un materiale che permette il bonding tramite
termocompressione
La base del contatto è costituita da uno strato di
titanio che presenta buona caratteristiche di
adesione sia verso il pad in alluminio che verso lo
strato passivante
Il layer di adesione viene depositato mediante
evaporazione previa rimozione del passivante sul
pad in Al
Sul layer di adesione, viene depositata una metallizzazione in rame realizzata mediante tecnica di electroplating
Infine si ha una copertura con un metallo nobile onde evitare l’ossidazione del contatto stesso
Il processo viene eseguito
direttamente a livello di
wafer prima della
separazione dei chip
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
TAB – Realizzazione dei collegamenti interni
I collegamenti interni vengono realizzati sul nastro in poliammide, tutti nello stesso istante mediante
termocompressione
Il collegamento avviene tra lo strato
i oro esterno d
in
dell pad
d rialzato
i l
e il
collegamento del lead frame
Il livello di pressione richiesto
deforma considerevolmente il
contatto creato.
Temperatura sonda
450°°C < T < 550
450
550°°C
Forza applicata
pp
4500N < F < 12000N
Tempo richiesto
≈ 0.3 s
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
TAB – Realizzazione dei collegamenti esterni
Anche i contatti esterni vengono
realizzati tutti contemporaneamente
Realizzati mediante un processo di
saldatura
I punti di collegamento devono
essere ricoperti da un fissante prima
d ll saldatura
della
ld
Una volta piazzato il componente la
sonda termica esegue tutte le
saldature contemporaneamente
esercitando, allo stesso tempo anche
una pressione sui punti di saldatura
Il calore viene trasferito dalla sonda
alla sostanza saldante che forma il
contatto
Una volta
U
lt eseguita
it la
l saldatura,
ld t
la
l
sonda viene raffreddata, mantenendo
la pressione costante sul contatto
g
, la sonda viene
Creati i collegamenti,
sollevata
Il processo avviene tra i 10 e i 20
secondi
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
TAB – Figure di merito
Vantaggi del TAB:
¾ Adatto per pad di collegamento piccoli e pitch ridotto
¾ Adatto per un numero elevato di linee di I/O
¾ Il collegamento simultaneo consente di ridurre notevolmente i tempi
¾ Package a basso profilo
¾ Miglioramento delle prestazioni elettriche (eliminazione di collegamenti lunghi)
¾ Possibilità di eseguire test direttamente sul nastro in poliammide prima dell
dell’assemblaggio
assemblaggio
¾ Migliore conduzione termica
Svantaggi del TAB:
Modulo a 84 I/O
Wire bonding
TAB
Lunghezza
collegamento [mm]
da 12.5 a 17.7
da 6.5 a 9
Induttanza
collegamento [nH]
da 16 a 23
da 5 a 7.2
¾ Nessuna opzione di inserimento di parti attive sotto i pad (a causa della termocompressione)
¾ Le dimensioni del package aumenta con l’aumentare delle linee di I/O
¾ Processo poco flessibile a causa dei tool utilizzati (nastro, sonde)
¾ Costo addizionale dovuto al rialzo del contatto del pad sul chip
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Packaging plastico
Dopo aver effettuato le connessioni il chip viene incapsulato nel package:
¾ Protezione del chip dall’ambiente
dall ambiente esterno
¾ Assemblaggio del chip su PCB
Il processo tipico riguarda il riempimento di una forma prestabilita
Tre passi di processo essenziali:
p con i relativi
¾ Posizionamento del chip,
collegamenti al lead frame all’interno della
forma
¾ Trasferimento del liquido fuso
all’interno
all
interno della cavità
¾ Espulsione del componente ricoperto
Il composto di riempimento è costituito da un materiale resistente alle alte temperature costituito da resine
epossidiche
La resina è composta da due componenti: la resina base e un indurente che da inizio alla reazione incrociata del
polimero nella resina base (catalisi)
Prima di trasferire il composto nella forma, viene riscaldato al fine di abbassarne la viscosità e per accelerare la
catalisi. Subito dopo il trasferimento all’interno della cavità, avviene la catalisi e la resina si indurisce.
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Packaging plastico – Processo di trasferimento dell’infuso
Posizionamento dei chip
all’interno delle cavità
Di
Disposizione
i i
delle
d ll cavità
ità iin prossimità
i ità d
delle
ll pompe per il trasferimento
t f i
t d
della
ll resina
i ffusa d
dall contenitore
t it
d
dell
liquido verso le cavità.
La cavità definisce la dimensione, la forma e la superficie del dispositivo finale
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Packaging plastico – Processo di trasferimento dell’infuso
Flusso della resina di riempimento:
I due involucri vengono
pressati
ti all fi
fine di
costituire la cavità per
l’iniezione della resina
La resina pre-riscaldata e liquefatta,
viene compressa dallo stantuffo e
trasferita nelle cavità in pochi
secondi. La pressione viene
esercitata per circa 30 secondi, fino a
quando la resina si indurisce.
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Packaging plastico – Processo di trasferimento dell’infuso
I ponti sono utili al fine di creare la
cavità quando i due involucri
vengono pressati
Inoltre, costituiscono il riferimento
per il taglio
p
g laterale finale
Quando viene aperta la cavità, si
ottiene il chip completo di package
con i pin in direzione orizzontale
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Packaging plastico – Tipi di package
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Packaging plastico – Gestione termica
Il silicio
ili i e lle resine
i epossidiche
idi h hanno
h
coefficienti
ffi i i di dilatazione
dil
i
termica
i differenti
diff
i
Questo causa differenze significative nelle dimensioni tra il die e l’incapsulamento, quando la resina viene
portata sotto i 180°C.
Le frecce nelle figure rappresentano due marker alla distanza di 2 mm dal centro del die, i quali si trovano, a
180°C, esattamente uno in posizione opposta dell’altro. Man mano che la temperatura scende, i marker verranno
shiftati ulteriormente data la differente contrazione termica dei materiali
Poiché i materiali vengono messi a stretto contatto all’interfaccia, queste differenze geometriche inducono uno
stress meccanico sulla superficie del chip, che può causarne il mal funzionamento
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Packaging plastico – Comportamento termico
Misure p
per la riduzione del mismatch tra i coefficienti di dilatazione termica:
¾ Adattamento del coefficiente di dilatazione termica della resina epossidica a quello del Si mediante l’aggiunta
di sostanze quali SiO2 cristallino (CTE=15*10-6K-1), SiO2 fuso (CTE=0.5*10-6K-1) o AlN (CTE=4.4*10-6K-1)
p
in silicio e la sostanza di riempimento
p
¾ Introduzione di uno strato anti-stress tra la superficie
L’aggiunta di sostanze addizionali riduce il coefficiente di
dilatazione termina della resina epossidica
p
Lo strato è composto principalmente da polimeri che
presentano caratteristiche elastiche e assorbono lo stress
imposto dalla resina epossidica. In particolare, l’uso di
poliammidi fotosensibili rende ancora più comoda
l’operazione, in quanto le aperture dei pad vengono
realizzate mediante esposizione e successivo sviluppo
senza PR addizionale.
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Packaging plastico – Test finale
Tutti i dispositivi vengono testati elettricamente
Eseguito automaticamente da macchine capaci di testare oltre 10000 componenti per ora
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Package ad array superficiali
L’incremento delle funzionalità dei chip comporta un incremento delle linee di I/O
In realtà il pitch tra i pin nonché il numero determina le dimensioni del package
L incremento del numero dei pin richiede la riduzione del pitch al fine di ridurre le dimensioni del package e
L’incremento
seguire il trend della miniaturizzazione. La tecnologia SMD è passata da 1.27mm a 0.5mm e ultimamente a
0.4mm. L’assemblaggio di tali package richiede l’utilizzo di tecniche molto precise e affidabili.
Una configurazione molto vantaggiosa dei pin di I/O è quella ad array superficiale
La distribuzione degli I/O su tutta la superficie del package consente di ridurre notevolmente il pitch dei contatti
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Package ad array superficiali
La nuova distribuzione dei pin porta ad avere contatti verticali verso il PCB e non più orizzontali
Per questo motivo, durante la saldatura vengono utilizzate delle sfere di materiale saldante
Ball Grid Array (BGA):
¾ Pitch ≥ 1mm
¾ Chip con wire bonding oppure flip chip con ridistribuzione dei
pad
¾ Possibilità di integrare più di un chip (package multi-chip,
MCM)
¾ Contenitore plastico
Chip Size Package (CSP):
¾ Pitch < 1mm (tipicamente da 0.8mm a 0.5mm)
¾ Chip montato con la faccia rivolta verso il basso su un
layer per la ridistribuzione dei collegamenti
¾ Incapsulamento parziale in plastica
Wafer Scale Chip Size Package (WS-CSP):
¾ Il layer di ridistribuzione viene aggiunto
direttamente sul die mediante un processo
a livello di wafer
¾ Pitch 0.5mm
¾ Incapsulamento parziale in plastica
Flip chip (simile al WSCSP):
¾ Senza incapsulamento plastico
¾ Non è definito un pitch standard
¾ Possono essere inclusi anche nei
package BGA e CSP
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
BGA (Ball Grid Arrays)
La distribuzione dei pin su tutta la superficie del package richiede collegamenti anche inferiori ai 100μm. Il
processo di distribuzione delle linee di I/O e il wire bonding viene eseguito direttamente dal produttore del
package. Il package ottenuto è completamente compatibile con l’assemblaggio SMD.
I vantaggi
t
i principali
i i li d
deii BGA sono:
¾ Minore consumo di area per IC con elevato numero di I/O
¾ Rilassamento del pitch tra i contatti sul PCB
¾ Tecnologia di assemblaggio simile a quella SMD
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
BGA (Ball Grid Arrays)
La costruzione
L
i
del
d l BGA avviene
i
su un supporto organico,
i sull quale
l vengono applicati
li i processii simili
i ili a quelli
lli
utilizzati per i PCB.
Una volta realizzato il supporto con i vari collegamenti viene eseguito il die bond e infine il wire bonding
Il chip finale viene ricoperto e vengono formate le sfere saldanti sui pad tipicamente con diametro di 750μm (per
pitch di 1.27mm o 1.5mm)
Le sfere saldanti vengono preparate e posizionate automaticamente da un robot. Queste vengono preparate tutte
insieme e disposte su un supporto a matrice seguendo la geometria del BGA.
Successivamente vengono depositate mediante uno strato fissante (previo allineamento della matrice di bolle)
Infine, il BGA viene trasportato in un forno dove viene eseguito un reflow standard, durante il quale le saldature
si assestano e creano i punti di giunzione.
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
BGA (Ball Grid Arrays)
L’allineamento del package e il relativo piazzamento delle sfere saldanti viene eseguito automaticamente
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Tecnologia flipchip
Le sfere saldanti vengono piazzate sul lato attivo del dispositivo, direttamente
sui pad di connessione.
connessione Il processo di formazione
forma ione delle sfere saldanti è molto
sofisticato per due ragioni:
¾ Le dimensioni sono molto ridotte
pad in alluminio non p
possono essere saldati direttamente
¾Ip
E’ necessaria una metallizzazione dei pad prima della saldatura al fine di
permettere l’adesione del liquido saldante. Tipicamente realizzata in nichel
depositato sull’alluminio e un leggero strato di oro per proteggere il nickel
dall ossidazione.
dall’ossidazione
Creazione della metallizzazione mediante evaporazione oppure elettrodeposizione:
¾ Applicazione
pp
del PR
¾ Sviluppo del PR in corrispondenza dei pad
¾ Elettro-deposizione del composto saldante
¾ Rimozione del PR
Tipicamente le sfere saldanti hanno un diametro compreso tra 100 e 500μm. E’
evidente che la tolleranza di queste dimensioni è molto ridotta onde evitare di
mancare collegamenti durante il processo di saldatura.
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Tecnologia flipchip
Se il chip
p non è disegnato
g
p
per l’assemblaggio
gg mediante tecnica del flip
p chip,
p la configurazione
g
dei p
pad deve essere
modificata.
E’ necessario aggiungere un layer sul chip per ridistribuire i pad
p
mediante il p
processo thin film
Implementato
Mediante un routing addizionale si ottiene la distribuzione originaria dei pad verso una distribuzione ad array
Tipicamente i flip chip vengono assemblati insieme ai componenti SMD
A differenza di questi ultimi,
ultimi i flip chip non richiedono la presenza di pasta saldante prima della saldatura
I flip chip sono molto sensibili a shock meccanici
Generalmente sono gli ultimi componenti ad essere montati sul PCB
Entro certi limiti, i flip chip possiedono la caratteristica di auto-allinearsi durante il flusso di saldatura a causa
della superficie tensoriale creata dal composto saldante
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Tecnologia flipchip
La forte differenza tra il coefficiente di dilatazione termica del silicio e quello del materiale che costituisce il PCB
comporta stress considerevoli nel montaggio dei flip chip, che può portare alla rottura dei punti di saldatura
Per evitare danneggiamenti di questo tipo, viene applicato un riempimento stabilizzante, costituito da polimeri a
bassa viscosità, in prossimità del flip chip. Questo consente di ridurre notevolmente lo stress meccanico sulle
saldature del flip chip.
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Testing finale
Prima di metterli in commercio, tutti i dispositivi vengono testati
Le macchine eseguono test ad alta frequenza e test ad alta potenza
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Tecnologia a montaggio superficiale (SMT)
La tecnologia SMT (Surface Mount Technology) consiste nel saldare il componente
direttamente sui pad del PCB invece di inserirlo in appositi fori di passaggio (THT –
Through
g Hole Technology).
gy)
Consente di risparmiare spazio e costi rispetto alla tecnologia THT
Il pitch tra i pin passa da 2.54mm a 1.27mm e anche sotto 1.27mm
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Tecnologia a montaggio superficiale (SMT) – Flusso di processo
Prima del piazzamento del componente, sui pad viene depositata la
sostanza saldante
Questo avviene mediante una maschera il cui spessore (≈200μm) stabilisce
la quantità di saldante depositato sul pad
Quindi una certa quantità di saldante viene posto sulla maschera, allineata
col PCB
Un puntale viene poi utilizzato per spargere il saldante uniformemente
sulla maschera, al fine di ricoprire i pad del PCB.
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Tecnologia a montaggio superficiale (SMT) – Flusso del processo
Applicata
A
li
la
l pasta saldante,
ld
avviene
i
il piazzamento
i
automatico
i d
deii componentii mediante
di
pinze
i
a vuoto
Per il piazzamento dei componenti esistono tre metodi base:
¾ Piazzamento simultaneo
Tutti i compenti del circuito vengono posizionati nello stesso istante (da 30 a 200 componenti)
+)) T
Tempii di posizionamento
i i
molto
l ridotti
id i
–) Ristretto a tipi di package delle stesse dimensioni
¾ Piazzamento in linea
Ogni tool di piazzamento è associato ad un componente e i tool vengono arrangiati in linea retta. Il PCB viene
trasportato tra i diversi
di
i tooll di piazzamento:
i
+) Adatto per produzioni di massa con un numero limitato di componenti
+) Consente una grande varietà di package
–) Alti investimenti
¾ Piazzamento
Pi
t sequenziale
i l
Ogni tool di piazzamento posiziona un componente
+) Adatto per piccoli e medi volumi di produzione
+) Altamente flessibile
+) Piazzamento
Pi
t più
iù preciso
i
–) Tempi di piazzamento lunghi
La tecnologia SMT non costituisce un fissaggio meccanico fino a quando viene eseguita la saldatura vera a
propria. Infatti la pasta saldante serve solo per fissare i componenti sul PCB al fine di eseguire la saldatura
meccanica
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Tecnologia a montaggio superficiale (SMT) – Flusso del processo
Piazzamento SMD a due stadi
25000 componenti per ora
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
Tecnologia a montaggio superficiale (SMT) – Flusso del processo
Il processo tipico di saldatura è quello noto come reflow soldering
soldering. Durante il processo di reflow tutto il PCB con i
componenti viene portato ad una temperatura tale da fondere la pasta saldante presente sui pad.
Il processo di reflow è un processo termico dinamico, che consiste in
più fasi:
¾E
¾Evaporazione
i
ingredienti
i
di i organici
i i presentii nella
ll pasta saldante
ld
¾Fusione del saldante
¾Espansione sulla superficie dei pad del saldante fuso
¾Solidificazione del saldante per la formazione di un collegamento
elettrico
l
i e meccanico
i rigido
i id
Quindi il PCB viene esposto a diversi profili di temperatura il base al
processo coinvolto nella rispettiva fase di saldatura. Al fine di
permettere di raggiungere la temperatura appropriata il PCB viene
spostato all’interno di un forno con zone a temperatura diversa.
Ogni zona viene riscaldata mediante convezione forzata di aria calda
o gas inerte.
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
COB – Chip On Board
Nel caso dei COB, il package viene realizzato direttamente sul PCB
L’incapsulamento viene realizzato da macchine specializzate
La stessa tecnica viene utilizzata anche per i MCM
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
PCB – Printed Circuit Board
Costituito da un supporto in sostanza organica non conduttiva, con una ricopertura in rame su una oppure entrambe le facciate
Gli strati in rame costituisco la base sul quale verranno costituite le linee di connessione tra i vari componenti presenti sul PCB
L modellazione
La
d ll i
d
degli
li stratii in
i rame può
ò essere realizzata
li
mediante
di
ffresatura per b
bassii volumi
l i di produzione
d i
o per prototipazione
i
i
Le linee di connessione vengono ricavate dal rame e isolate elettricamente dal resto
La larghezza minima delle piste va da 0.2mm a 0.1mm
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
PCB – Printed Circuit Board
L’approccio tipico per la realizzazione delle piste sul PCB è il processo litografico, che presenta due vantaggi principali:
¾ Connessione con larghezza inferiore ai 50 μm
¾ Adatto per alti volumi di produzione
Il primo passo del processo litografico consiste nella ricopertura del rame con photoresist, disponibile in forma liquida o sotto forma
di film secco. In generale il secondo tipo viene preferito al primo.
Il film di photoresist viene laminato sullo strato in rame mediante pressione ed elevata temperatura
Il processo viene eseguito in una stanza chiusa onde evitare che eventuali particelle di polvere possano depositarsi tra il rame e il
photoresist, che potrebbero causare difetti nei passi di processo successivi
All’interno della stanza è presente una illuminazione a luce gialla per evitare esposizioni non controllate del photoresist
Dopo l’applicazione del PR, vengono realizzati quattro fori in ogni angolo del PCB
Questi costituiscono un allineamento meccanico per i passi di processo successivi
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
PCB – Printed Circuit Board
Un requisito essenziale per il processo litografico è la generazione della maschera per il trasferimento del modello delle piste sul PR
Il circuito viene prima disegnato attraverso un sistema CAD, e poi passato ad un sistema di processamento al fine di convertire il
circuito in un layout fisico che rispetti le specifiche di progetto definite per la tecnologia realizzativa del PCB
Il layout fisico viene scritto direttamente su un film fotografico in scala 1:1, mediante un raggio laser controllato da un sistema
CAD
Le varie connessioni appaiono sul film in modalità negativa: le connessioni sono trasparenti e l’area rimanente tutta opaca
Se il PCB è a doppia faccia, le maschere relative alle due facciate devono essere allineate mediante i fori di registrazione
Le maschere vengono poggiate direttamente sul PR
Il film di PR tipicamente è a reazione negativa, in modo tale che le parti esposte polimerizzano per lo sviluppo successivo
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
PCB – Printed Circuit Board
Le parti di PR non esposte vengono rimosse completamente mediante un lavaggio in soluzione alcalina
Le parti esposte risultano polimerizzate e quindi non subiscono variazioni
Il passo successivo riguarda il processo di etching che riguarda il trasferimento del routing delle piste sul rame
L’attacco
L
attacco rimuove il rame non ricoperto da PR e si arresta automaticamente quando
il rame viene rimosso fino al supporto in resina epossidica del PCB
Poiché l’attacco è isotropico, anche le piste ricoperte da PR vengono attaccate da
entrambi i lati in piccole percentuali (under etching)
L’ ff tt di under
L’effetto
d etching
t hi d
deve essere considerato
id t nell calcolo
l l della
d ll resistenza
i t
delle
d ll
linee e quindi nella creazione delle maschere
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
PCB – Printed Circuit Board
E’ necessario rimuovere il PR ancora presente sulle tracce in rame
Possibilità di utilizzare più di due layer per il routing (circuiti complessi)
I layer
l
addizionali
ddi i
li possono essere aggiunti
i
i rivestendo
i
d il PCB a d
doppia
i ffaccia
i con altri
l i stratii di resina
i epossidica
idi e relativi
l i i stratii di
rame. La struttura così ottenuta viene unita mediante un trattamento a pressione ed elevata temperatura
Nessuna connessione tra i diversi layer. Per realizzare connessioni verticali è necessario forare il PCB fino a raggiungere i diversi
layer ed eseguire una metallizzazione dei fori (drill – via)
Realizzazione via:
¾ Meccanica (diam > 0.1mm)
¾ Laser (diam ≈ 90μm)
¾ Attacco al plasma
p
Sezione trasversale di un via
con diametro di 120μm →
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
PCB – Printed Circuit Board
Alla fine il PCB viene ricoperto da una maschera al fine di evitare di collegare accidentalmente le piste tra loro
durante il processo di saldatura
Durante la saldatura sorgono alcuni problemi:
¾ La lega saldante può spargersi lungo la traccia e lasciare il pad con una saldatura debole
¾ Tracce adiacenti potrebbero essere cortocircuitate
La lega potrebbe non aderire nelle aree coperte da maschere saldanti organiche
Generalmente la maschera saldante è un tipo
p di liquido
q
fotosensibile che ricopre
p tutta la superficie
p
Durante il processo litografico, vengono aperte delle finestre in corrispondenza dei punti di contatto
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
PCB – Controllo dell’impedenza
In genere esistono dei transitori che vengono trasmessi lungo le tracce. Per evitare riflessioni lungo le tracce, è
necessario che queste presentino una impedenza costante.
L’impedenza caratteristica di una linea, assumendo una linea senza perdite, è :
Z=
L
C
L
C
Questo significa
f che
h è necessario mantenere costante llungo lla llinea sia lla capacità che
h l’
l’induttanza
d
D’altra parte, l’impedenza caratteristica di una linea di trasmissione è legata alla sua geometria e alle proprietà del materiale
L’approccio tipico per il controllo dell’impedenza è costituito dalle configurazioni a microstriscia e stripline, ognuna delle quali
piano di massa.
costituisce il riferimento o il p
L’impedenza caratteristica di una microstriscia
può essere calcolata, approssimativamente,
mediante la formula:
Z=
87Ω
⎡ 5.98 ⋅ h ⎤
⋅ ln ⎢
⎣ 0.8 ⋅ w + t ⎥⎦
k+ 2
L’impedenza
p
di una linea,, dato un set tipico
p
di
parametri, risulta:
Z = 90.2Ω
k
4.5
t [μ
[μm]
40
h [mm]
0.25
w [μ
[μm]
100
Uno svantaggio della configurazione a microstriscia è la sensibilità dell’impedenza rispetto a layer addizionali quali la maschera per
la saldatura, che ha un impatto considerevole sulla struttura del flusso del campo elettrico.
MEMS 2006-2007
Michele Marino – Università degli studi di Roma “La Sapienza”
PCB – Controllo dell’impedenza
La configurazione a microstriscia tiene conto anche di eventuali layer di copertura
Z=
60Ω
⎡ 6.8 ⋅ h ⎤
⋅ ln ⎢
⎥
keff
⎣ 0.8 ⋅ w + t ⎦
Il calcolo dell’impedenza deve tenere conto anche delle proprietà dielettriche del materiale di cui è fatta la maschera per le saldature
Il calcolo del coefficiente keff non è difficile da calcolare, ma richiede l’utilizzo di
simulatori di flusso elettromagnetico sofisticati
Se per il layer principale del PCB k=4.5, segue che keff=3.66, tenendo conto anche
della maschera saldante. Se tutti gli altri parametri vengono mantenuti costanti,
l’impedenza dovuta alla presenza della maschera à data da:
Z = 83.1Ω
Per PCB con più di due layer, le linee di trasmissione nei layer interni possono essere configurate come stripline
Comparata con la microsctriscia, la stripline presenta alcuni benefici:
¾La presenza della schermatura superiore ed inferiore fornisce un buon isolamento dagli altri segnali sul PCB,
PCB il quale riduce gli
accoppiamenti dovuti ai flussi dei campi elettrici simmetrici
¾Nessuna sensibilità nei confronti di coperture superficiali addizionali
Se una stripline deve essere progettata al fine di presentare la stessa impedenza di una microstriscia senza variazione degli altri
parametri,
t i lo
l spessore del
d l di
dielettrico
l tt i aumenta.
t Il calcolo
l l con la
l fformula
l riportata
i
t t sopra, risulta:
i lt
60Ω ⎡ 1.9 ⋅ d ⎤
0.8 ⋅ w + t
⋅ ln ⎢
Z=
⇒
d
=
⋅e
1.9
k
⎣ 0.8 ⋅ w + t ⎥⎦
Z⋅ k
60
= 1.53mm