Realizzazione
schede elettroniche
TECNOLOGIA: Schede
multistrato e Flip-chip
1
Realizzazione schede elettroniche: TECNOLOGIA
Collocazione della realizzazione della
scheda nel processo di fabbricazione di un
Sistema a Microprocessore
2
Realizzazione schede elettroniche: TECNOLOGIA
Obiettivo della realizzazione della scheda:
Chip: velocità interne molto alte
↓
Colloquio tra i componenti nella maniera più
veloce ed efficace possibile
3
Realizzazione schede elettroniche: TECNOLOGIA
Passi nella realizzazione della scheda:
Packaging componenti
↓
Connessione dei componenti alla scheda
↓
Interconnessione tra i componenti
4
Realizzazione schede elettroniche: TECNOLOGIA
Passi nella realizzazione della scheda:
COMPONENTE
ELETTRONICO
Wire Bonding
Flip-Chip Bonding
Package
Tradizionale
SMD
PTH (THT)
SMT (Leaded)
SMT Grid Array
(BGA/CGA)
Connessioni
1 layer
2 layer
Multilayer
1 layer
2 layer
Multilayer
1 layer
2 layer
Multilayer
5
Realizzazione schede elettroniche: TECNOLOGIA
PACKAGING
WIRE BONDING
FLIP-CHIP BONDING
Collegamento tra pad e
pin esterni tramite fili in
oro
Saldatura diretta tra pad
e scheda con sfere di
giunzione
- Minore costo
- Maggiore costo
- Maggiori dimensioni
- Minori dimensioni
- Minori prestazioni
- Migliori prestazioni
6
Realizzazione schede elettroniche: TECNOLOGIA
PACKAGING
WIRE BONDING
FLIP-CHIP BONDING
7
Realizzazione schede elettroniche: TECNOLOGIA
WIRE BONDING
S.M.D.
TRADIZIONALE
- Maggiori dimensioni
-Minori dimensioni (1/10)
- Peggiori prestazioni
-Migliori prestazioni
- Costi minori
- Costi maggiori
Tecnica di montaggio
PTH – Pin Through
Hole
Tecnica di montaggio
SMT – Surface Mount
Technology (leaded)
Schede a 1 faccia, a doppia faccia o multistrato
8
Realizzazione schede elettroniche: TECNOLOGIA
PTH - SMD
Componenti: 1 faccia
Componenti: 2 facce
9
Realizzazione schede elettroniche: TECNOLOGIA
Schede multi-strato
1.Realizzazione schede a doppia faccia tranne
prima e ultima (solo faccia interna):
- substrato isolante (vetronite)
- strato di rame incollato con collante termoadesivo
- serigrafia delle piste di interconnessione
- asportazione chimica materiale in eccesso
10
Realizzazione schede elettroniche: TECNOLOGIA
Schede multi-strato
2. Allineamento e sovrapposizione delle schede
(separate da fogli di pre-preg)
3. Pressatura termica del sistema (tempi e
temperature predeterminati) → unica scheda
4. Realizzazione facce più esterne
5. Foratura
6. Metallizzazione dei fori (deposizione galvanica)
11
Realizzazione schede elettroniche: TECNOLOGIA
Schede multi-strato
7. Protezione delle zone delle facce esterne non
destinate a saldatura (solder resist)
8. Eventuale serigrafia di scritte,disegni,indicazioni
12
Realizzazione schede elettroniche: TECNOLOGIA
FLIP - CHIP
Sfruttamento dell’area sottostante alla
superficie attiva del chip
Sfere / colonne in lega Piombo-Stagno
Tecnologia Grid Array
13
Realizzazione schede elettroniche: TECNOLOGIA
FLIP – CHIP: Vantaggi
- Superficie occupata (solamente quella del die)
- Altezza (non ci sono archi di fili in oro, quindi
niente resina protettiva di package)
- Peso
- Velocità di comunicazione (lunghezza
connessione 0.1 mm rispetto 5 mm SMT, quindi
impedenza molto minore)
- Riduzione rumore sulla alimentazione (portata
direttamente dentro al chip)
14
Realizzazione schede elettroniche: TECNOLOGIA
FLIP – CHIP: Tecniche di connessione
Ball Grid Array
Column Grid Array
15
Realizzazione schede elettroniche: TECNOLOGIA
FLIP – CHIP: Tecniche di connessione
Plastic BGA – PBGA
- Minori costi del
materiale
- Minori costi dei
processi realizzativi
(minori temperature)
Ceramic BGA - CBGA
Ceramic CGA – CCGA
- Minore espansione
termica
- Maggiore esperienza e
quindi affidabilità
- Minore dissipazione
calore
16
Realizzazione schede elettroniche: TECNOLOGIA
FLIP – CHIP: Processi produttivi
17
Realizzazione schede elettroniche: TECNOLOGIA
FLIP – CHIP: Processo produttivo
convenzionale
1.Flux Dip, Pick & Place
2.Solder Bump Reflow
3.Deflux
4.Underfill Dispense
5.Underfill Cure
18
Realizzazione schede elettroniche: TECNOLOGIA
FLIP – CHIP: Processo produttivo No Flow
Underfill
1.Underfill Dispense
2.Pick & Place
3.Simultaneous Bump Reflow
& Underfill Curing
4.Underfill Cure (Offline)
19
Realizzazione schede elettroniche: TECNOLOGIA
FLIP – CHIP: Processo produttivo APS
Thermal Compression Bonding
1.Underfill Dispense
2.Simultaneous Pick & Place and
Bump Reflow
3.Underfill Cure (Offline)
20
Realizzazione schede elettroniche: TECNOLOGIA
FLIP – CHIP: Risultato finale
21
Scarica

Realizzazione schede elettroniche