Elettronica di front-end per
rivelatori di radiazione
Attività di ricerca e proposte per lo svolgimento
della tesi di laurea specialistica presso il
Laboratorio di Strumentazione Elettronica
Gruppo di ricerca
Prof. Valeria Speziali, capo del gruppo di Strumentazione
Elettronica
Lodovico Ratti, responsabile del Laboratorio di Strumentazione
Elettronica
Stretta collaborazione con gruppo del prof. Valerio Re dell’Università
di Bergamo (Massimo Manghisoni, Gianluca Traversi)
Tre dottorandi attualmente impegnati in attività di ricerca presso il
nostro gruppo
Durata media dell’attività di tesi: 6 mesi
Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
2
Collaborazioni con enti nazionali ed internazionali
Stanford Linear Accelerator
Center, Stanford, USA
Fermi National Accelerator
Laboratory, Batavia, USA
Istituto Nazionale di Fisica
Nucleare
Lawrence Berkeley National
Laboratory, Berkeley, USA
European Center for Nuclear
Research (CERN), Geneva,
Switzerland
STMicroelectronics
Brookheaven National
Laboratory, Upton, USA
Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
3
Linee di ricerca
L’attività del gruppo di Strumentazione Elettronica è incentrata sullo
sviluppo di elettronica di lettura a basso rumore per rivelatori di
radiazione, con impiego prevalente nella fisica delle alte energie (HEP)
Le ricadute di questa attività interessano molteplici settori:
strumentazione per radioterapia e radiodiagnostica in medicina
astronomia (spaziale e terrestre) in varie regioni dello spettro
radiografia industriale
homeland security
elettronica per satelliti in orbita terrestre e per l’esplorazione dello spazio
analisi delle opere d’arte
Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
4
Linee di ricerca (cont’d)
Progetto di elettronica di lettura in tecnologia integrata per
rivelatori di radiazione ad elevata risoluzione spaziale
Sviluppo di sensori monolitici a pixel attivi (MAPS) in tecnologia
CMOS deep submicron per applicazioni a minimo ingombro e bassa
dissipazione di potenza
Caratterizzazione di dispositivi e circuiti realizzati con tecnologie
innovative
Caratterizzazione di tecnologie CMOS submicrometriche (Lmin=130 nm, 90 nm,
65 nm)
Test di dispositivi appartenenti a processi produttivi CMOS su strato
isolante (silicon on insulator, SOI, Lmin=180 nm)
Sviluppo di strumentazione per misure di rumore di elevata precisione su un
esteso intervallo di frequenze
Studio degli effetti delle radiazioni su dispositivi e circuiti
Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
5
Rivelatori di particelle o di radiazione
Nella fisica delle alte
energie, un rivelatore di
radiazione serve a
ricostruire il percorso
e/o identificare la natura
delle particelle prodotte
da decadimento nucleare,
dalla radiazione cosmica o
in un acceleratore di
particelle
Diversi rivelatori di radiazione sono assemblati in
apparati di una certa complessità (anch’essi chiamati
rivelatori in senso lato), alla cui costruzione contribuisce
generalmente una molteplicità di gruppi
Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
6
Esempio: rivelatore per l’esperimento CMS (LHC)
Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
7
Canali di lettura per rivelatori di radiazione
La misura dell’energia rilasciata da una particella in un rivelatore di
radiazione implica la misura della carica rilasciata da una sorgente di tipo
capacitivo con la massima accuratezza compatibile con il rumore del
sistema di amplificazione
Sezione analogica
Preamplificatore
Gf
Il tipo di tecnologia utilizzato
per la realizzazione
dell’elettronica dipende dal tipo
di rivelatore
Cf
-
Qin
Formatore
Blocchi di conversione
A/D ed eleaborazione
digitale
CD
Rivelatore
Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
8
Sensori monolitici a pixel attivi (MAPS) CMOS
Sviluppati come rivelatori di
immagine nella regione dello
spettro visibile (videocamere
CMOS)
Integrano sul medesimo substrato
rivelatore ed elettronica di lettura
( sensori monolitici)
Sono caratterizzati da una regione
sensibile molto sottile (~10 μm)
Se assottigliati, possono essere utilizzati come rivelatori a basso
ingombro ( ridotta interazione con le particelle, elevata risoluzione
nella ricostruzione delle traiettorie)
Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
9
MAPS in deep N-well (DNW) per esperimenti di HEP
PMOS
(analog)
NMOS (analog)
PMOS
NMOS
(digital)
P-well
Buried N-type layer
+
Deep N-well
- +
+ - +
+
+ +
-
Standard N-well
P-epitaxial layer
P-substrate
La deep N-well è usata
come elettrodo di raccolta
Un canale di lettura più
complesso del semplice
schema a 3 NMOS (3T) può
essere utilizzato per
l’elaborazione del segnale
NMOS della sezione
analogica realizzati
all’interno della deep N-well
La realizzazione di un elettrodo di raccolta di grandi dimensioni consente di
utilizzare anche dispositivi PMOS nel disegno dell’elettronica di front-end 
migliori prestazioni e più elevata densità di funzioni integrata vicino al sensore
Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
10
Prototipi di MAPS DNW già disponibili (Apsel)
Preamplifier
Shaper
VF
Discriminator
Latch
Gm
CF
Formatore RC-CR con tempi
di picco programmabili (0.5,
1 e 2 μs)
b0
b1
C2
C1
+
A(s)
Comparatore seguito da
latch
Vt
b0
b1
NMOS
P-well
Preamplificatore ad elevata
sensibilità di carica
PMOS
RST PMOS
~43 mm
Due strutture di test già realizzate in tecnologia
CMOS deep submicron con Lmin=130 nm
(STMicroelectronics)
Il test sui primi due prototipi ha già consentito di
verificare la capacità del sensore di raccogliere la carica
rilasciata nel substrato e la capacità dell’elettronica di
effettuare una elaborazione del segnale a basso rumore
~43 mm
Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
11
Circuiti in fase di produzione (serie Apsel)
Circuiti di test in
tecnologia CMOS con
lunghezza minima di
canale pari a 130 nm
Circuiti di test in
tecnologia CMOS con
lunghezza minima di
canale pari a 90 nm
Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
12
Circuiti in fase di produzione (serie SDR)
Circuito a segnali misti, analogici e
digitali, in tecnologia CMOS con
Lmin=130 nm
•Preamplifier
•Discriminator
Sparsification
logic
DNW sensor
Time•Hit-latch
stamp
register
•Bus control FF
•Nand gate
25 mm
Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
13
25 mm
•Token passing core
Schema di readout digitale (SDR0)
Readout CK
4
X
4
Y
MUX
5
T
Cell CK
4
5
Time
Stamp
Buffer 1
X=1
1
Cell gXb
(1,1) TS
Tkin Tkout
First
token in
4
Y=1
1
gYb
Cell gXb
(2,1) TS
Tkout Tkin
4
Y=2
1
gYb
Cell gXb
Last
(16,1) TS
token out
Tkout Tkin
4
1
gYb
Y=16
5
Serial data
output
4
5
Time
Stamp
Buffer 2
X=2
1
Cell gXb
(1,2) TS
Tkin Tkout
gYb
Cell gXb
(2,2) TS
Tkout Tkin
gYb
5
4
X=16
Time
Stamp
Buffer 16
1
Cell gXb
(1,16) TS
TkinTkout
gYb
Cell gXb
(2,16) TS
Tkout Tkin
5
gXb=get_X_bus
gYb=get_Y_bus
TS=Time_Stamp
Tkin=token_in
Tkout=Token_out
gYb
Cell gXb
(16,2) TS
Cell gXb
(16,16)TS
TkoutTkin
Tkout Tkin
gYb
5
gYb
Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
14
Possibili argomenti di tesi su MAPS CMOS
Caratterizzazione di pixel monolitici attivi in tecnologia CMOS da
130 nm (serie Apsel e SDR)
Caratterizzazione di pixel monolitici attivi in tecnologia CMOS
da 90 nm (serie Apsel)
Allestimento di setup per la caratterizzazione di rivelatori con
laser infrarosso
Progetto di pixel monolitici in
tecnologia CMOS deep submicron
(130 nm, 90 nm)
Simulazione a livello fisico di sensori
MAPS con software ISE-TCAD e/o
con l’applicazione di algoritmi Monte
Carlo per l’ottimizzazione geometrica
del sensore (in 2D e 3D)
Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
15
Caratterizzazione di dispositivi e circuiti
realizzati con tecnologie innovative
Interesse legato alle particolari prestazioni di rumore e resistenza
alle radiazioni richieste all’elettronica di front-end per rivelatori di
particelle
Nel caso delle tecnologie CMOS, dato il rapido avvicendarsi delle
generazioni di processi produttivi e l’altrettanto rapida obsolescenza
delle vecchie generazioni, è opportuno tenere sotto controllo
l’evoluzione dei parametri di maggior interesse
Nonostante l’interesse sia rivolto principalmente al campo dei
circuiti di lettura per rivelatori di radiazione, i risultati di questa
attività hanno validità ed utilità più generale e trovano applicazione
in diversi campi dell’elettronica
Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
16
Tecnologie bulk CMOS deep submicron
Transistori singoli in tecnologia CMOS HCMOS9 (Lmin=130 nm) e CMOS090
(Lmin=90 nm) prodotti da STMicroelectronics sono attualmente in fase di
caratterizzazione
HCMOS9
CMOS090
Caratteristiche della tecnologia
– VDD = 1.2 V
– tOX= 2 nm
– COX=15 fF/μm2
Caratteristiche della tecnologia
– VDD = 1 V
– tOX= 1.6 nm
– COX=18 fF/μm2
Geometrie disponibili
– W = 200, 600, 1000 μm
– L = 0.13 - 1 μm
Geometrie disponibili
– W = 100, 200, 600, 1000 μm
– L = 0.1 – 0.7 μm
La tecnologia CMOS065 (Lmin=65 nm) è già accessibile attraverso
multiproject wafer per la realizzazione di prototipi
Un aspetto interessante è costituito dall’analisi teorica e sperimentale della
corrente di gate, non più trascurabile quando l’ossido di gate è così sottile
Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
17
10
4
10
2
10
0
90 nm technology
2
Gate Current Density [A/cm ]
Esempi di misura di corrente di gate
10
-2
10
-4
10
-6
tox = 16 A
tox = 20 A
130 nm technology
10
-8
NMOS @ V =V =0
DS
10
BS
-10
0
0.2
0.4
0.6
0.8
1
Gate-to-Source Voltage [V]
La corrente di gate varia con lo spessore dell’ossido di gate  la corrente di
gate è circa 3 ordini di grandezza maggiore nella tecnologia CMOS da 90 nm
rispetto aa quella da 130 nm
Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
18
Tecnologie CMOS silicon on insulator (SOI)
Le tecnologie CMOS SOI offrono alcuni vantaggi rispetto alle tecnologie
CMOS bulk
Riduzione delle capacità parassite verso il
substrato
Maggiore velocità operativa
Riduzione della potenza dissipata
Inverter in bulk CMOS
Più elevata densità di integrazione
Maggiore resistenza a certi tipi di danno
da radiazione (Single Event Upset, SEU)
Inverter in CMOS SOI
Tecnologia CMOS SOI con Lmin=180 nm
prodotta dai Lincoln Labs del MIT
(MITLL 0.18 μm)
Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
19
Tecnologie CMOS SOI per sensori 3D
La tecnologia MITLL 0.18 μm viene utilizzata nella realizzazione di sensori
monolitici 3D
Optical In
Power In
Opto Electronics
and/or Voltage Regulation
Optical Out
Digital Layer
Analog Layer
50 um
Sensor Layer
2D Routing (large chip)
In genere un chip 3D include 2 o
più strati di dispositivi a
semiconduttore opportunamente
assottigliati, uniti a formare un
dispositivo monolitico (tramite
tecniche di wafer bonding) e
interconnessi tra loro mediante via
metallici
3D Routing (small chip)
Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
20
Strumentazione per misure di rumore
La misura del rumore elettronico nei dispositivi CMOS
richiede la realizzazione di circuiti di interfaccia (tra
dispositivo ed analizzatore di spettro)
Amplificatore
a transimpedenza a
basso rumore
Circuito di
polarizzazione di
gate e drain
RF
Stadio di
guadagno
Analizzatore
di spettro
S
D.U.T.
Circuito di
polarizzazione
del bulk/well
Larga banda (>100 MHz)
Rumore elettronico estremamente basso
Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
21
Esempi di misure di densità spettrale di rumore
La banda del circuito di interfaccia deve essere tale da consentire di
distinguere il contributo bianco (indipendente dalla frequenza) dal contributo
di tipo 1/f
Noise Voltage Spectrum [nV/Hz ]
100
STM 130 nm
Id=0.10 mA
Id=0.25 mA
Id=1.00 mA
10
1
NMOS
W/L=1000/0.35
V =600 mV
DS
0.1
3
10
4
10
5
10
6
10
Frequency [Hz]
7
10
STM 90 nm
1/2
1/2
Noise Voltage Spectrum [nV/Hz ]
100
8
10
Id=0.10 mA
Id=0.25 mA
Id=1.00 mA
10
1
NMOS
W/L=600/0.2
V =600 mV
DS
0.1
3
10
4
10
5
10
6
10
7
10
Frequency [Hz]
Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
22
Studio della resistenza alle radiazioni
in dispositivi e circuiti elettronici
La radiazione (raggi γ ed X, particelle cariche, ioni) può determinare
guasti più o meno gravi nei circuiti elettronici
In circuiti digitali può produrre guasti temporanei o permanenti
Nei circuiti analogici, l’aumento del rumore elettronico può causare una riduzione della
sensibilità, fino a rendere il sistema inutilizzabile
Lo studio del danno da radiazione riveste un duplice interesse
Determinazione dei limiti di tolleranza alle radiazioni dei circuiti elettronici
Studio di meccanismi fisici fondamentali attraverso l’analisi del danno da radiazione in
dispositivi elettronici
Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
23
Resistenza alle radiazioni in dispositivi CMOS
Nei dispositivi CMOS l’effetto principale della radiazione ionizzante consiste
nella generazione di carica all’interno dell’ossido di silicio (ossido di gate,
ossido di campo, shallow trench isolation) e/o all’interfaccia Si/SiO2
L’esposizione a radiazione ionizzante può dunque comportare variazione della
tensione di soglia, aumento delle correnti di leakage ed aumento del rumore
elettronico
Può essere interessante verificare che la tolleranza
alle radiazioni è maggiore nelle generazioni CMOS
più recenti a causa della riduzione dello spessore
dell’ossido di gate
G
D
D
G
S
+
+
+
+
+
+
+
+
+
STI
++ + + + ++
STI
S
+
+
+
+
+
+
+
+
+
Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
24
Possibili argomenti di tesi relativi a caratterizzazione
di tecnologie CMOS bulk e CMOS SOI
Studio teorico e sperimentale delle caratteristiche di rumore in dispositivi CMOS
con lunghezza minima di canale pari a 90 e 65 nm
Realizzazione di strutture di test in tecnologia CMOS da 90 e
65 nm per lo studio delle proprietà di rumore e delle tecniche
di hardening by design (i.e. enclosed layout transistors, ELT)
Studio della resistenza alle radiazioni di dispositivi CMOS con
lunghezza minima di canale pari a 90 nm e 65 nm
Caratterizzazione sotto il profilo del rumore e della
resistenza alle radiazioni di dispositivi CMOS SOI con
lunghezza minima di canale da 180 nm
Analisi teorica e sperimentale della corrente di gate e del rumore nella medesima
corrente in tecnologie con lunghezza minima di canale pari a 130, 90 e 65 nm
Sviluppo di circuiti di interfaccia a larga banda per misure di rumore su
dispositivi elettronici
Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
25
Quali opportunità offre una tesi presso il
Laboratorio di Strumentazione Elettronica
L’attività di tesi presso il Laboratorio di Strumentazione Elettronica
può coprire gli aspetti teorici e/o sperimentali degli argomenti
proposti
Offre allo studente, a seconda dell’argomento affrontato, la
possibilità di acquisire competenze relativamente a
progetto di circuiti analogici a basso rumore elettronico
uso degli strumenti software più diffusi per la simulazione ed il progetto di
circuiti elettronici
caratteristiche delle tecnologie CMOS bulk di più recente introduzione e di
altre tecnologie innovative (e.g. CMOS SOI)
comportamento dei dispositivi elettronici, anche a livello fisico, approfondito
a livello sia teorico, sia sperimentale
uso di strumentazione di laboratorio avanzata
Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
26
BACKUP SLIDES
Front-end analogico della cella (SDR0)
Preamplifier
Discriminator
Smaller area than in the Apsel
prototypes  smaller detector
capacitance
22T
14T
CF
ENC=25 e- rms@CD=100 fF
Vt
Power consumption: about 5 μW
Preamplifier response to an 800 e- pulse
iF
Threshold dispersion: about 30
e- rms
Features power-down
capabilities for power saving
Preamplifier output [V]
0.12
0.1
i =3 nA
F
0.08
iF=5 nA
i =10 nA
0.06
F
i =15 nA
F
0.04
0.02
0
-0.02
0
5
10
15
20
25
t [ms]
Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
28
30
Sezione digitale della cella (SDR0)
Includes a 5 bit time stamp register and the data
sparsification logic
Get X bus
Get Y bus
During the bunch train period, the hit latch is set in
each pixel that is hit
When the pixel is hit, the content of the time stamp
register gets frozen
4T
To the time
stamp buffer
Master Reset
10T
S
Q
R
Qb
Lat_en
hit
hitb
tokin
tokrst
D
getb_en
CP
CPb
tokout
Cell CK
Cell CK
hit latch
token
passing
core
WE
20T
13T
OE
Q
OEb
Qb
bus
control
FF
time
stamp
register
Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
t1in
t2in
t3in
t4in
t5in
From the
discriminator
t1
t2
t3
t4
t5
76T
From the time
stamp counter
29
Schema di readout digitale (SDR)
Readout CK
4
4
5
Cell CK
4
Time
Stamp
Buffer 1
1
First
token in
4
Y=1
1
gYb
Cell gXb
(2,1) TS
Tkout Tkin
4
Y=2
1
gYb
Cell gXb
Last
(16,1) TS
token out
Tkout Tkin
4
1
gYb
Y=16
MUX
5
X=1
Cell gXb
(1,1) TS
Tkin Tkout
X
Y
T
5
Serial data
output
4
5
Time
Stamp
Buffer 2
X=2
1
Cell gXb
(1,2) TS
Tkin Tkout
gYb
Cell gXb
(2,2) TS
Tkout Tkin
gYb
5
4
X=16
Time
Stamp
Buffer 16
1
Cell gXb
(1,16) TS
TkinTkout
gYb
Cell gXb
(2,16) TS
Tkout Tkin
5
gXb=get_X_bus
gYb=get_Y_bus
TS=Time_Stamp
Tkin=token_in
Tkout=Token_out
gYb
Cell gXb
(16,2) TS
Cell gXb
(16,16)TS
TkoutTkin
Tkout Tkin
gYb
5
gYb
Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
30