INFORMAZIONI GENERALI
E-mail:
[email protected]
Web site: http://www.saap.it/pasqualederuvo/
Menu:
Att. Didattica
Ins. Universitario
A.A.2010-11
 PROGRAMMA
 BACHECA - APPELLI
 RISORSE - Lezioni & Lab
Modalità di Esame
L'esame può essere svolto in due tipologie
alternative a scelta dello studente.
I.
Prova di esame composta da un scritto atto a verificare la capacità
progettuale del candidato seguito da un breve colloquio orale (facoltativo).
É strettamente consigliato il conseguimento di una valutazione
soddisfacente
per
accedere
alla
parte
orale
dell'esame.
Per sostenere una prova di esame è obbligatoria la prenotazione elettronica.
II.
Prova di esame classica composta da un colloquio orale.
Tale prova di esame va concordata con il docente.
Programma
I. Richiami sulle Architetture di Processori
II. Processore Didattico DLX
III. Digital Signal Processor TMS220 Family
IV. General Purpose – GPU NVIDIA Core
V. Logiche Programmabili FPGA based
Microprocessore
Architettura Von Neumann
Lo schema si basa su cinque componenti fondamentali:
External
• CPU o unità di lavoro
cheMEMORY
si divide a sua volta in :
1. Unità operativa, nella quale uno dei sottosistemi
Instruction
più rilevanti
è l‘ALU (Arithmetic
Logic Unit)
Data
2. Unità di controllo CU (Control Unit)
3. Memoria Interna (Registri, Stack Mem. Etc.)
• Unità di memoria, intesa come memoria principale
(RAM - Random Access Memory)
• Unità di input, tramite la quale i dati vengono inseriti
nel calcolatore per essere elaborati
• UnitàCPU
di output, necessaria affinché i dati elaborati
possano essere restituiti all'operatore
• Bus, un canale che collega tutti i componenti fra loro
Microprocessore
Architettura HARVARD
Separa la memoria dedicata a contenere il
programma da quella utilizzata dal traffico dati
Aumenta la banda
verso la Memoria
Internal
MEMORY
Microprocessor
CPU
Microprocessore
Architettura DELUXE
ADD
C.O.
R1
#5
Op.1
Op.2
CU
R3
Dest
C.O.
Op.1
Op.2
#5
R1
R1
R3
R3
Dest
Microprocessore
Architettura DSP-TI
Data
Instruction
L1
S1
M1
D1
ALU1
L2
S2
ALU2
M2
D2
SubALU
IR
CU
DSP-TI
Microprocessore
Architettura Dual-Core
Multithreading
Core 1
Esegue più Thread
in parallelo
Core 2
Sistema di Processori
Architettura di Calcolo Parallelo
Sistema di Calcolo
Distributed
Computing
Interfaccia
Distributed
Computing
1 Scheduler + N Worker
Pipeline grafica
Architettura GPU
System on Chip
Architettura FPGA
Coprocessore
Matematico