One barrel sector
LV analog
LV digital
RB4
96 channels
RB3
96 channels
96 channels
RB2 out
96 channels
96 channels + 96 channels + 96 channels
10 LV Ch.
RB2 in
96 channels + 96 channels
96 channels + 96 channels
RB1
96 channels + 96 channels
During the test we will have 2 RB2
10 HV Ch.
LVA Channel
LVD Channel
HV Channel
RB2 Layout
1 RB2in case
RPC Chamber
FEC FEC
ALV1
DLV1
ALV2
DLV2
HV1
HV2
FEB
FEC FEC
FEB
FEC FEC
FEB
FEC FEC
FEB
FEC FEC
FEB
FEC FEC
FEB
25 twisted pairs lines:
16 data lines plus
4 test input lines/FEB
RPC FE board & Service board architecture
From strip
From strip
8
8
FEC
Voltage
Regul
DAC
FEC
2
LVDS-R
Voltage
Regul
LVDS output + Test Input from LB (50 pins)
2
power & control
flat cable (Power,
I2C Lines) (20 pin)
FEB
LV Power
supply
DGND
AGND
Kapton conn.
Cu Foil (signal
ground)
Gaps
HV Ground
Pet Foil
HV Power
supply
HV connector
Cu Foil
Al chassis
Chamber almost final layout
Capton foil
2 electronics boards:
32 channels
1 board: 2 chips (8 strip/chip)
2001 Test_Beam Layout
Control room
GIF AREA
384 strips
LVDS Input
LVDS Input /RPC
VME TDC
HV cables
LV P.S. LV P.S.
LVDS signals need short cables (max 15 m)
SYS 1527
Layout of GIF and surrounding
Gas box
Muon CMS
Stokage box
Control room Control room
CMS
Source
Trigger and rate
Small trigger
SCI1 .and. SCI2.
.and.
SCI3.and.SCI1
Chamber position
important for the rate of
hits
Material
• 2 RB2: 2 x 12 FEB
384 strips
6 TDCs (Bari)
• 3 Beam chambers
12 output NIM
• 8 HV channels
1 HV module
• 4 LV channels
2 LV Power Supply
1 TDCs
1 CAEN SYS 1527 Power Supply
• Signal thresholds: set and reading PC controlled
• 1 Temperature-Pressure controller
1 VME crate
Le unità del Sistema di Acquisizione per RPC
Implementazione software
Pacchetto XDAQ (Cross data
Acquisition) è costituito da tre
unità separate e autonome.
RU
TRIGGER
Run Control
EVM
BU
PC linux
Monitoring
Scrittura su
file
TDC
Per testare gli RPC il DAQ deve fornire ad ogni segnale di trigger informazioni relative alla
presenza o meno di impulsi generati al passaggio di un muone sulle strisce di ciascun
rivelatore. A tal scopo è stato realizzato il TDC (VME Common stop, risoluzione massima
25 ns).
Il TDC acquisisce in modo continuo sia pattern di hit da rumore che da cosmici a
partire dalla sua abilitazione fino al suo stop.
INPUT[63:0]
IN[63:0]
LVDS
RECEIVER
LIFO
64 x 64
32
32
BUS
TRANCEIVER
VME BUS
OR8[7:0]
OR
INTERNAL BUS
OR64
32
TRIGGER
32
CONTROL
LOGIC
SHIFT REGISTER 64
IN[63:0]
OR8[7:0]
MUX
OR64
RATE
COUNTER
32
TIMER
MUXSEL
Evento = insieme di pattern di hit che per ogni segnale di
trigger vengono memorizzate nei moduli di memoria (LIFO).
LIFO
1 word
I
N
G
R
E
S
S
2 word
1
2
3
4
0
0
0
1
1
32
0 0
0
0
1
1
0
Bit_H=0x00000000
2word
0 0
0 0
64
Bit_L=0x00000000
Bit_1=2
Tempo
Word_1=ck*4
1 1 0 0 0
SRL
Trigger
1word
Bit_L=0x30000000
I
L
I
F
O
Bit_L=0x18000000
SRL
Tempo
Word_2=ck*5
Vettore dei dati
20 19 18 17 16 15 14 13 12 11 10 9
Numero di
locazioni
SECONDO
TDC
8
7
FR
Tempo
relativo
alla parola
prec
Ultimi
32 bit
Tag
TDC
Primi 32 bit
6
5
4
3
2
1 0
Altre
informazioni
Numero di loc del
PRIMO TDC
Numero tot di
locazioni
Il vettore viene scritto nella RDPM per essere prelevato dalla BU e trascritto in un
file per la successiva analisi off-line
Rate-informations
Minimum clock width 25 ns
1 TDC – 10 clock (all hits 250 ns before trigger are stored)
1 hit / clock
7 + 6 x 10 = 67 words
6 TDC 402 words/ trigger
Area (64 strips)= 2.5 x 124 x 64 = 19840 cm2
1 hit/ TDC means 2016 Hz/ cm2 counts