Transistor MOSFET
Dispositivo a semiconduttore con tre terminali
Tensione di input applicata al terminale gate
drain
gate
Vin controlla la resistenza fra gli
altri altri due terminali
Vin
source
1
Condizioni di funzionamento in elettronica digitale: due sole possibilità
Resistenza molto alta (106 ohm)  transistor spento
Resistenza molto bassa (10 ohm)  transistor acceso
Transistor n-MOS
Vgs = 0  spento
Vgs =VDD  acceso
Transistor p-MOS
Vgs = 0  spento
Vgs = -VDD  acceso
2
L’invertitore CMOS
1. VIN = VDD
 transistor Q2 spento
 transistor Q1 acceso
VDD percorso di alta
resistenza
 tasto aperto
VDD
VOUT
VIN = VDD
VOUT = 0
VIN
percorso di bassa
resistenza
Vout spinto verso massa
tasto chiuso
3
4
5
L’invertitore CMOS
 transistor Q1 spento
2. VIN = 0
VDD
 transistor Q2 acceso
percorso di
VDD
bassa resistenza
 tasto chiuso
percorso di bassa
resistenza
Vout spinto verso VDD
VOUT
VIN = 0
VOUT=VDD
VIN
tasto aperto
6
7
Simboli alternativi per i transistor
bolla di inversione
VDD
acceso quando Vin è zero
Vout
Vin
8
9
Gate NAND CMOS
Per un gate con n input usiamo 2n transistor
10
11
12
NAND CMOS: più input
13
14
Gate NOR CMOS
15
NAND e NOR a confronto
A parità di area di silicio, i transisor pmos sono più “deboli” dei transistor nmos
NAND
NOR
Si preferiscono i gate NAND nella tecnologia CMOS
16
Fan-in
Numero massimo di input che un gate può avere in una certa tecnologia
Esempio: gate NAND a 3 input
Le 3 resistenze si sommano in
serie e Vout si può spostare
significativamente da 0 V
 numero di input limitato a ~ 6
17
Possibile soluzione: mettere in cascata gate con meno input
18
Gate non invertenti: AND
CMOS: i gate più semplici sono gli inverter i NAND e i NOR:
Un’inversione logica è gratis
Impossibile costruire gate non invertenti con meno transistor
X
Y
X
Y
Z

Z
NAND + inverter
19
Buffer non invertente
Z
Z
inverter

+ inverter
Z
 struttura non invertente detta buffer
Vdd
A cosa serve?
L’output di un gate può essere
degradato su linee lunghe
 segnale debole che si può
avvicinare o violare il margine di
rumore
Z
Z
Il buffer rigenera il segnale
 trasforma un segnale debole in un
segnale forte
20
Comportamento elettrico dei circuiti CMOS
21
Caratteristica di trasferimento
VILmax
Margine di rumore: VIHmin – VILmax
VIHmin
22
Sembra molto conservativo guardando questa caratteristica di trasferimento...
Margine di rumore: VIHmin – VILmax
Sembra molto conservativo guardando questa caratteristica di trasferimento...
Caratteristica di trasferimento: dipende dalla tensione di alimentazione, dalla
temperatura, carico e altri fattori a volte poco controllabili (ad es. inquinamento
in fase di produzione)
23
Comportamento con carichi resistivi
Supponiamo che all’inverter sia collegato un carico resistivo
VDD
Carico modellato con due
resistenze che formano un
partitore
Vin
carico
resistivo
inverter
24
Circuito equivalente di Thevenin
Qualunque circuito a due terminali contenente solo generatori di tensione e
resistenze può essere modellato da un equivalente di Thevenin formato da un
singolo generatore con una resistenza in serie:
Tensione di Thevenin: tensione a circuito aperto
Resistenza di Thevenin: tensione di Thevenin divisa per la corrente di corto
circuito
VDD
I short 
VThev
2k
 VDD
2k  1k
 3 .3 V
RThev
5V
 5mA
1k
VDD

 667
I short
25
partitore
Equivalente di Thevenin
26
equivalente di Thevenin
Vin
Vout
Vin
Vout
27
Supponiamo che Vin = 0
Il transistor nmos è spento
Il transistor pmos è acceso e forma un partitore con RThev
Vout
667
 VThev  VDD  VThev 
 4.61V
667  200
VDD=5 V
Vout=4.61 V
Vin=0
28
VThev
Vout  VThev  IRThev
VDD  VThev
I
R p  RThev
Vout  VThev  IRThev
 VThev  VDD  VThev 
RThev
R p  RThev
29
Supponiamo che Vin = VDD
Il transistor pmos è spento
Il transistor nmos è acceso e forma un partitore con RThev
30
In realtà i costruttori non specificano le resistenze equivalenti dei transistor
accesi
Specificano il carico in termini di correnti
Transistor n acceso
Transistor p acceso
Massima corrente
IOLmax che l’output può
assorbire garantendo
Vout< VOLmax
Massima corrente
IOHmax che l’output può
generara garantendo
Vout> VOHmin
VDD
corrente
generata
Inverter
CMOS
Vin
VOLmax
IOLmax
corrente
assorbita
Inverter
CMOS
VOHmin
carico
resistivo
carico
resistivo
IOHmin
31
Comportamento con carichi resistivi nella realtà
Indipendentemente dalla tensione del gate, il gate è isolato dal source e dal
drain
Corrente gate-drain e gate-source (leakage) molto bassa (~mA)
Resistenza gate-altri terminali molto grande (> 1 MOhm) impedenza di input
 per carichi CMOS, la caduta di tensione e la corrente sono trascurabili
 per input TTL, LED, terminazioni o altri carichi resistici, la corrente e la
caduta di tensione possono essere significative e devono essere quantificate.
32
Fanout
Il fanout di un gate logico è il numero di input che il gate può pilotare senza
eccedere le specifiche di carico del caso peggiore
Esempio: gate CMOS pilotante input CMOS
IOLmax = 0.02 mA (CMOS serie HC)
La corrente di input massima che circola in un input CMOS è ± 1mA
 il fanout nello stato LOW è 0.02 mA / 1mA = 20
33
Comportamento dinamico del CMOS
• Il carico ac è diventato un fattore di
progettazione critico quando l’industria è
migrata a sistemi CMOS puri.
– Gli input CMOS hanno un’impedenza molto alta per
cui il carico dc è trascurabile.
– Gli input CMOS, package e connessioni hanno una
capacità significativa.
– Il tempo necessaio per caricare e scaricare la
capacità è una componente rilevante del ritardo.
34
Tempi di transizione
Comportamento ideale: un segnale di output cambia stato istantaneamente
Comportamento reale: Tempo l’output di un circuito cambia in un tempo finito
tr
tf
HIGH
VIHmin
LOW
VILmax
tr
tf
35
Circuito per l’analisi del tempo di transizione
VDD
carico equivalente per l’analisi del tempo di transizione
Vin
Vout
36
Transizione da alto a basso
A t = 0 Vout è alto
 la capacità è carica
VDD
Se Vin = VDD, il transistor n è acceso
La capacità si scarica attraverso Rn
carico ac
Vin
Vout
37
Tempo di discesa esponenziale
Rp
Rn
200 
> 1 M
> 1 M
100 
5V
3.5 V
t = RC costante di tempo
Formula esponenziale, e-t/RC
Vout
1.5 V
0V
tempo
tf
38
Transizione da basso ad alto
A t = 0 Vout è zero
 la capacità è scarica
VDD
Se Vin = 0 il transistor p è acceso
La capacità carica attraverso Rp
carico ac
Vout
Vin
39
Tempo di salita esponenziale
Rp
Rn
200 
> 1 M
> 1 M
100 
5V
3.5 V
Vout
1.5 V
0V
tempo
tr
40
Caratteristiche del gate del transistor MOS e input
dell’inverter
Indipendentemente dalla tensione del gate, il gate è isolato dal source e dal
drain
Corrente gate-drain e gate-source (leakage) molto bassa (~mA)
Resistenza gate-altri terminali molto grande (> 1 MOhm) impedenza di input
L’input di un inverter consuma pochissima corrente (solo la corrente di
leakage):
IIH massima corrente che entra nell’input nello stato HIGH
IIL massima corrente che circola nell’input nello stato LOW
41