Autronica
LEZIONE N° 15
• Reti sequenziali, concetto di memoria, anelli di
reazione
• Esempio, Flip-Flop R-S
• Tecniche di descrizione
– Grafo orientato
– Diagramma di flusso
• Altri Flip –Flop
• Flip – Flop D trasparente
• Flip – Flop D edge-triggered
AUTRONICA
15.1
Richiami
•
•
•
•
•
•
•
•
•
Teoremi fondamentali
insieme funzionalmente completo NAND e NOR
Funzione XOR
Reti logiche combinatorie e sequenziali
Simboli
Concetto di ciclo
Concetto di minimizzazione (funzione costo)
Realizzazioni diverse della stessa funzione
Half Adder e Full Adder
AUTRONICA
15.2
Definizioni
• Reti COMBINATORIE
• In qualunque istante le uscite sono funzione del
valore che gli ingressi hanno in quell’istante
• Il comportamento (uscite in funzione degli
ingressi) è descritto da una tabella
• Reti SEQUENZIALI
• In un determinato istante le uscite sono funzione
del valore che gli ingressi hanno in quell’istante e
i valori che hanno assunto precedentemente
• La descrizione è più complessa
• Stati Interni
• Reti dotate di MEMORIA
AUTRONICA
15.3
Memoria delle reti sequenziali
• Osservazione
– In ogni istante la rete deve “ricordarsi” il valore che
alcune variabili logiche avevano precedentemente
– la memorizzazione viene fatta da “opportuni”
collegamenti interni alla rete
• Cicli
• Anelli di reazione
• Anelli
• Attenzione !!
– l’assenza di cicli comporta => rete combinatoria
– la presenza di cicli non garantisce =>reti sequenziali
– (reazione positiva)
AUTRONICA
15.4
Modello 1 di rete sequenziale
R
X1
Xn
z1
R’
s1
sk
s’1
Dt
zm
s’k
La rete R’ è priva di anelli, ovvero è una rete combinatoria
AUTRONICA
15.5
Macchina di Mealy1
• Le uscite sono funzioni delle variabili di stato e
degli ingressi
z1
X1
a1
Xn
zm
an
s
R’
an+1
zm+1 n1
snk
zm+k
an+k
sp1
R
sPk
z1
zm
Memoria
AUTRONICA
15.6
Macchina di MOORE1
• Le variabili d’uscita, in un determinato istante, sono
funzione del sole variabili di stato
R
X1
a1
z1
s’1
z1
CN2
Xn
s1
sk
an
an+1
an+k
CN1 z
m
zW
zm+1
zk s’k
Memoria
AUTRONICA
15.7
Instabilità
• Segnale di CLOCK
V
T
• La memoria cambia le proprie usciti in
corrispondenza del fronte di discesa (salita)
del CLOCK
AUTRONICA
15.8
Macchina di Mealy2
• Le uscite sono funzioni delle variabili di stato e
degli ingressi
z1
X1
a1
Xn
zm
an
s
R’
an+1
zm+1 n1
snk
zm+k
an+k
sp1
R
sPk
z1
zm
Ck
AUTRONICA
15.9
Macchina di MOORE2
• Le variabili d’uscita, in un determinato istante, sono
funzione del sole variabili di stato
R
X1
a1
z1
s’1
z1
CN2
Xn
s1
sk
an
an+1
an+k
CN1 z
m
zW
zm+1
zk s’k
Ck
AUTRONICA
15.10
Flip – Flop R-S
S
R
Q
Q
S
S R
0 0
0 1
Q
Q
0
Q
Q
1
1
1
1
-
0
-
0
1
R
Q
Q
t
AUTRONICA
15.11
Variabili di stato
• La capacità di “memorizzazione è legata agli
anelli di richiusura interni
– Variabili di stato
– Tante quante sono le richiusure “k”
– Stati interni 2k
S
R
Q
Q
R’
Y
AUTRONICA
15.12
Descrizione di reti sequenziali
• Varie tecniche di rappresentazione
– Mediante grafo
• Molto compatto, evidenzia la memorizzazione
– Mediante diagramma di flusso
• Intuitivo, di facile interpretazione
– Mediante forme d’onda
• Fornisce indicazione dell’andamento nel tempo
– Mediante linguaggio di programmazione
• Consente la verifica e sintesi automatica
AUTRONICA
15.13
Grafo di flusso
• I nodi corrispondono agli stati
– Internamente è indicato il valore dello stato e delle
variabili d’uscita
– da ogni nodo partano tanti archi quante sono le
configurazioni degli ingressi
• Gli archi orientati corrispondono alle
transizioni dovute agli ingressi
– Sopra gli archi è riportata la configurazione degli
ingressi corrispondente
– Le configurazioni degli ingressi che danno luogo a
stati non specificati comportano archi interrotti
AUTRONICA
15.14
Grafo del Flip – Flop S - R
S
R
SR
Y/Q
Q
Q
• Gli archi che si richiudono sullo stesso stato da dove partono
indicano uno sto stabile di Memorizzazione
10
11
11
1/1
0/0
00, 01
01
00, 10
AUTRONICA
S
R
Q
0
0
Q
0
1
0
1
0
1
1
1
-
15.15
Forme d’onda
• Si riportano sia gli ingressi, sia le uscite, che gli
stati interne
S
Q
R
Q
S
R
Y =Q
Q
t
AUTRONICA
15.16
Elementi base del diagramma di flusso
(ASM= Algoritmic State Machine)
• Blocco di Stato
– AAA
Etichetta
– nnn
numerazione di stato
– X, Y, Z Uscite attive
nnn
AAA
X, Y, Z
AUTRONICA
15.17
Elementi base del diagramma di flusso
2
• Blocco Decisionale
– (A+B)C
– Y (1) (V)
– N (0) (F)
Condizione su gli ingressi
Condizione verificata
Condizione non verificata
Y
(A+B)C
AUTRONICA
N
15.18
Elementi base del diagramma di flusso
3
• Blocco di Uscita
– Utile per le uscite asincrone
– X, Y, Z Uscite attive
X, Y, Z
AUTRONICA
15.19
Condizioni sul Diagramma di flusso 1
•
Si
nnn
NO
AAA
nnn
X, Y, Z
N
AAA
X, Y, Z
N
(A+B)C
Y
(A+B)C
Y
AUTRONICA
15.20
Condizioni sul Diagramma di flusso 2
•
Si
Y
mm
NO
AR
X, Y, Z
K=0
N
K=0
nn
N
Y
AH
mm
X, W
AR
X, Y, Z
AUTRONICA
nn
AH
X, W
15.21
Diagramma di flusso del Flip – Flop SR
0
Y0
1
Y1
Q
Y
Y
S=0, R=0
S=0, R=0
S=0, R=1
S=1, R=0
S=1, R=0
Y
Y
Y
S
R
Q
0
0
Q
0
1
0
1
0
1
1
1
-
Y
S
R
Q
Q
S=0, R=1
AUTRONICA
15.22
Altre rappresentazioni del F- F [S-R]
S
R
Q
R’
Y
S
Q
S
R
R
Q
Q
Q
AUTRONICA
15.23
Flip – Flop S – R con abilitazione
• Tabella di verità
Ck
S
R
Q
0
x
x
Q
1
0
0
Q
1
0
1
0
1
1
0
1
1
1
1
-
Schema
S
Q
Ck
Q
R
AUTRONICA
15.24
Problema dell’instabilità
• Presenza di anelli multipli
1
0
S
A
1
Ck
1
1
1
0
R
0
0
1
1
0
Q
Q
• A causa dei ritardi sulle porte le uscite
oscillano
AUTRONICA
15.25
Architettura MASTRE - SLAVE
MASTRE
Q
M
S
SLAVE
S
S
Q
RS
R
Q
Q
M
Ck
Ck
M
S
AUTRONICA
15.26
Flip – Flop D
• Per Ck = 1
– L’uscita Q segue l’ingresso D
• Per Ck = 0
– L’uscita conserva lo stato precedente
• Tabella di verità
Ck
D
Q
0
x
Q
1
0
0
1
1
1
Schema
D
Q
Ck
Q
AUTRONICA
15.27
Osservazioni
• Quando il Clock è a 1 l’uscita segue l’ingresso
• In questo Flip-Flop non è presente lo stato non definito
Ck
D
Q
• Ovvero il Flip- Flop è in “TRASPARENZA”
• Simbolo
D
t
Q
Ck
AUTRONICA
15.28
Flio- Flop D Edge Triggered
• Il dato viene trasferito in uscita in corrispondenza del
fronte di salita (discesa) del Clock
•
Tabella di verita
Schema
Ck
D
Q
0
X
Q
1
X
Q
X
Q
0
0
1
1
D
S
Q
Ck
Ck
AUTRONICA
Q
R
15.29
Osservazioni
• Con Clock stabile l’uscita è stabile
• In questo Flip-Flop non è presente lo stato non definito
Ck
D
Q
t
• L’uscita commuta in modo “SINCRONO” con il Clock
• Simbolo
D
Q
Ck
AUTRONICA
15.30
CONCLUSIONI
• Reti sequenziali, concetto di memoria, anelli di
reazione
• Esempio, Flip-Flop R-S
• Tecniche di descrizione
– Grafo orientato
– Diagramma di flusso
• Altri Flip –Flop
• Flip – Flop D trasparente
• Flip – Flop D edge-triggered
AUTRONICA
15.31