DEIS- Microelectronics and Microsystems Laboratory
Attività Elementare
Stato*
Data di inizio
Data di fine
Analisi della problematica e
valutazione delle possibili strategie
implementative
T
1/12/2011
1/07/2012
Definizione dello schema a blocchi
del sistema
T
1/05/2012
1/09/2012
Progettazione e verifica dei blocchi
elementari
C
1/07/2012
1/03/2013**
Realizzazione del prototipo
N
1/03/2013**
1/10/2013**
Una FFT ad N punti richiede (N/2)log2(N) cicli di clock (64 μs
per una fclk = 80 MHz).
Laddove si volesse ottenere una piena utilizzazione dei circuiti
aritmetici evitando stati di idle degli stessi, un nuovo burst di N
campioni deve essere caricato nel buffer nello stesso tempo.
Il throughput del sistema complessivo deve tener conto della
latenza con cui il modulo riceve gli N campioni
(conversione+memorizzazione). Ad esempio, con una fs = 250
ksps, N=1024, 1 FFT ogni 4,1 ms).