Circuiti Sequenziali
Inputs
Storage
• Elementi di memoria Elements
 Stato del sistema
• Logic combinatoria
Combinational
Logic
State
 Funzioni logiche a più ingressi e più
uscite
 Ingressi: segnali dall’esterno
 Uscite segnali verso l’esterno
 Altri ingressi: Stato Presente
 Altre uscite: Stato Futuro
Next
State
Outputs
Circuiti Sequenziali
Inputs
Storage
Elements
 Logica combinatoria
• Aggiornamento dello stato
Combinational
Logic
State
Next
State
Stato futuro = f(Ingresso, Stato presente)
• Uscita (Mealy)
Uscita = g(Ingressi, Stato presente)
• Uscita (Moore)
Uscita = g(Stato presente)
Outputs
Temporizzazione
 Istanti di aggiornamento dello stato
 Sincroni
• Gli elementi di memoria aggiornano lo stato solo in
determinati istanti definiti da un segnale di sincronismo (clock)
• Gli ingressi agli elementi di memoria sono trascurati in tutti gli
altri istanti
 Asincroni
• Gli elementi di memoria possono cambiare lo stato in ogni
istante, a seguito di variazioni degli ingressi agli elementi di
memoria
Circuiti sequenziali sincroni
• Lo stato corrente al
Inputs
Outputs
tempo t è memorizzato
Combinanei registri
tional
• Lo stato futuro al tempo Storage
Logic
Elements
t+1 è una funzione
Next
logica dello stato
State
State
presente e dell’ingresso
al tempo t
CLK
• Le uscite al tempo t
sono funzioni logiche
dello stato al tempo t e
(nel modello di Mealy)
degli ingressi al tempo t.
x
Q
A
C Q
A
Q
B
D
D
CP
C Q
y
x
• A(t+1) = A(t)x(t)
+ B(t)x(t)
Q
A
C Q
A
Q
B
D
Next State
• B(t+1) = A(t)x(t)
• y(t) = x(t)(B(t) + A(t))
D
CP
C Q'
y
Output
1
0
1
0
0
0
1
0
Tabella di Stato
 Tabella a più ingressi:
• Stato presente
• Ingressi presenti
 Tabella a più uscite
• Stato futuro
• Uscite
• A(t+1) = A(t)x(t) + B(t)x(t)
• B(t+1) =A (t)x(t)
• y(t) =x (t)(B(t) + A(t))
Present
Next State
Output
State
x(t)=0
x(t)=1
x(t)=0 x(t)=1
A(t) B(t) A(t+1)B(t+1) A(t+1)B(t+1) y(t) y(t)
0 0
0 0
0 1
0
0
0 1
0 0
1 1
1
0
1 0
0 0
1 0
1
0
1 1
0 0
1 0
1
0
Diagrammi di stato
 Rappresentazione grafica dell’evoluzione
dello stato
• Nodo per ogni stato
• Arco direzionale per ogni possibile
evoluzione dello stato
• Un etichetta per ogni arco per indicare la
configurazione degli ingressi corrispondente
alla transizione di stato e per indicare il
corrispondente valore dell’uscita
x=0/y=0
x=0/y=1
AB
00
x=1/y=0
x=0/y=1 1 0
x=1/y=0
x=1/y=0
x=0/y=1
11
01
x=1/y=0
Stati Equivalenti
 Due stati sono detti equivalenti se per
ogni possibile sequenza di ingresso:
• le corrispondenti evoluzioni dello stato
sono equivalenti
• le corrispondenti sequenze di uscita
sono identiche
0
S0/0
0/1
1
0/1
0/1
1/0
S2
1/0
S1
1/0
S3
Semplificazione degli stati
0/0
S0
1/0
S1
0/1
0/1
1/0
S2
1/0
0/0
S0
1/0
S1
0/1
1/0
Moore e Mealy
 Mealy
x=1/y=0
x=0/y=0
1
0
x=0/y=0
x=0
x=1/y=1
 Moore
0/0
x=0
x=1
x=1
x=0
1/0
2/1
x=1
Moore e Mealy
 Moore
Present Next State Output
State
x=0 x=1
0
0 1
0
1
0 2
0
2
0 2
1
 Mealy
Present
State
0
1
Next State
x=0 x=1
0
1
0
1
Output
x=0 x=1
0
0
0
1
Esempio 2
 Diagramma logico
D
Q
A
C RQ
D
Q
B
C RQ
D
Clock
Reset
Q
CR Q
C
Z
Reset
111
ABC
000
100
001
011
010
110
101
Terms of Use
 All (or portions) of this material © 2008 by Pearson
Education, Inc.
 Permission is given to incorporate this material or
adaptations thereof into classroom presentations and
handouts to instructors in courses adopting the latest
edition of Logic and Computer Design Fundamentals as
the course textbook.
 These materials or adaptations thereof are not to be
sold or otherwise offered for consideration.
 This Terms of Use slide or page is to be included within
the original materials or any adaptations thereof.