Simulazione atomistica di FET
a nanowire in silicio
A. Pecchia, Aldo Di Carlo
Dipartimento di Ingegneria Elettronica,
Università di Roma “Tor Vergata”
Riunione Annuale GE 2006
Ischia, 21-23 giugno 2006
Dispositivi FET a Si nanowire
D. D. D. Ma. et al., Science, vol. 299, pp. 1874-1877, 2003
SiO2 shells has been removed
and silicon is terminated with H
Coaxially gated Si nanowire FET
L. J. Lauhon, et al., Nature, vol. 420, pp. 57-61, 2002.
Silicon Nanowires (SiNW) represents good
candidates for the ultimate scaling of MOSFET
Riunione Annuale GE 2006
Ischia, 21-23 giugno 2006
Problematiche nel trasporto

Confinamento quantistico ?

Interfaccia Si/SiO2 , SiH ?

Proprietà di screening ?

Trasporto balistico ?

Electron-phonon scattering ?

…?
Per avere risposte a queste domande …
Riunione Annuale GE 2006
Ischia, 21-23 giugno 2006
Simulazioni: Gate all-around SiNW FET
6 nm
1.2 nm (2.4 nm)
3.6 nm
oxide
P doped region
Drain
Intrinsic region
oxide
P doped region
Source
7.7 nm
…(e non solo!) il poster vi introdurrà nel
mondo delle simulazioni atomistiche.
Riunione Annuale GE 2006
Ischia, 21-23 giugno 2006