Università degli Studi di Palermo
Facoltà di Ingegneria
Dipartimento di Ingegneria Elettrica, Elettronica e delle Telecomunicazioni
Progetto di compressori in logica
MOS a commutazione di corrente
per circuiti moltiplicatori ad
elevate prestazioni
Tesista:
Daniela Di Sclafani
Relatore:
Prof. Ing. Giuseppe Caruso
Anno Accademico 2009/2010
OBIETTIVI
 Utilizzo della logica differenziale MCML
(MOS current-mode logic)
 Progetto delle architetture di compressori:
 3-2 A1
3-2 A2
3-2 A3
 4-2 A1
4-2 A2
4-2 A3
 5-2 A1
5-2 A2
5-2 A3
 Analisi e valutazione delle prestazioni delle diverse
architetture
22/07/2010
‘Progetto di compressori in logica MOS a commutazione di corrente
per circuiti moltiplicatori ad elevate prestazioni’
di Daniela Di Sclafani
AMBIENTE di LAVORO
 LTSpice IV
 Microwind 2.0
22/07/2010
‘Progetto di compressori in logica MOS a commutazione di corrente
per circuiti moltiplicatori ad elevate prestazioni’
di Daniela Di Sclafani
LA MOLTIPLICAZIONE
1. Generazione dei prodotti parziali
2. Accumulazione dei prodotti
3. Somma finale
a3
x
a2
a1
a0
moltiplicando (M bit)
b2
b1
b0
moltiplicatore (N bit)
a1b0
a0b0
a3b0 a2b0
+
a3b2
p6 p5
22/07/2010
a3b1
a2b1 a1b1
a2b2
a1b2 a0b2
p4
p3
p2
prodotti parziali
a0b1
p1
p0
‘Progetto di compressori in logica MOS a commutazione di corrente
per circuiti moltiplicatori ad elevate prestazioni’
prodotto finale
di Daniela Di Sclafani
COMPRESSORI progettati
 Compressore 3-2 = Full-Adder

X1+X2+X3=Sum+2·Carry
3-2
 Compressore 4-2

X1+X2+X3+X4+Cin =
=Sum+2·(Carry+Cout)
4-2
 Compressore 5-2

22/07/2010
X1+X2+X3+X4+X5+Cin1+Cin2 =
=Sum+2·(Carry+Cout1+Cout2)
‘Progetto di compressori in logica MOS a commutazione di corrente
per circuiti moltiplicatori ad elevate prestazioni’
5-2
di Daniela Di Sclafani
COMPRESSORE 3-2
3-2
(a) Architettura 1
(b) Architettura 2
(c) Architettura 3
22/07/2010
‘Progetto di compressori in logica MOS a commutazione di corrente
per circuiti moltiplicatori ad elevate prestazioni’
di Daniela Di Sclafani
COMPRESSORE 4-2
4-2
(a) Architettura 1
(b) Architettura 2
(c) Architettura 3
22/07/2010
‘Progetto di compressori in logica MOS a commutazione di corrente
per circuiti moltiplicatori ad elevate prestazioni’
di Daniela Di Sclafani
COMPRESSORE 5-2
5-2
(a) Architettura 1
(b) Architettura 2
(c) Architettura 3
22/07/2010
‘Progetto di compressori in logica MOS a commutazione di corrente
per circuiti moltiplicatori ad elevate prestazioni’
di Daniela Di Sclafani
LA LOGICA MCML
VANTAGGI RISPETTO
ALLA LOGICA FCMOS
 Consumo di potenza <<
ad alta frequenza
 Rumore << durante le
2 resistenze di pull-up
commutazioni
rete di pull-down
 Migliore integrità del
generatore di corrente
segnale
22/07/2010
‘Progetto di compressori in logica MOS a commutazione di corrente
per circuiti moltiplicatori ad elevate prestazioni’
di Daniela Di Sclafani
LIBRERIA progettata
 Porte a due ingressi:


XOR
MUX
Tecnologia CMOS
0,18μm della TSMC
 Porte a tre ingressi:


XOR
CGEN
 Invertitore
 Specchio di corrente
22/07/2010
BSIM3v3 (LEVEL 49)
VDD
ΔV
IB
AV
= 1,8V
= 0,4V
= 55μA
= 2
‘Progetto di compressori in logica MOS a commutazione di corrente
per circuiti moltiplicatori ad elevate prestazioni’
di Daniela Di Sclafani
LIBRERIA: progetto dei layout
 Regole di progetto della tecnologia CMOS
180nm: TSMC180nm.rul
 Accorgimenti:




22/07/2010
Strutture simmetriche
Gate orizzontali
Collegamenti lunghi in metal1
Assenza di linee metalliche sopra le regioni
attive di gate
‘Progetto di compressori in logica MOS a commutazione di corrente
per circuiti moltiplicatori ad elevate prestazioni’
di Daniela Di Sclafani
PMOS
PDN
1°
livello
Vo = X1  X 2  X 3 = Sum
117 λ
XOR a tre ingressi
XOR
2°
livello
3°
livello
Generatore
di corrente
22/07/2010
‘Progetto di compressori in logica MOS a commutazione di corrente
per circuiti moltiplicatori ad elevate prestazioni’
di Daniela Di Sclafani
CGEN
Vo = X1∙X2+X2∙X3+X1∙X3 = Carry
PDN
CGEN
(GENeratore di Carry)
22/07/2010
‘Progetto di compressori in logica MOS a commutazione di corrente
per circuiti moltiplicatori ad elevate prestazioni’
di Daniela Di Sclafani
XOR a due ingressi
XOR
Vo = A  B
PDN
1°
livello
22/07/2010
2°
livello
‘Progetto di compressori in logica MOS a commutazione di corrente
per circuiti moltiplicatori ad elevate prestazioni’
di Daniela Di Sclafani
Carry = X1  X2  X3  X1  X2  X1
PDN
MUX a due ingressi
MUX
22/07/2010
‘Progetto di compressori in logica MOS a commutazione di corrente
per circuiti moltiplicatori ad elevate prestazioni’
di Daniela Di Sclafani
RITARDI delle celle
140
120
100
80
[ps]
60
40
20
0
XOR2
22/07/2010
XOR3
MUX
CGEN
‘Progetto di compressori in logica MOS a commutazione di corrente
per circuiti moltiplicatori ad elevate prestazioni’
di Daniela Di Sclafani
LAYOUT dei COMPRESSORI
 Linee parallele per il segnale diretto ed il suo
complementato
 Capacità all’incirca uguali per le linee del
segnale diretto e complementato
 Segnali in ritardo pilotano i transistor dei livelli
più bassi
 Ottimizzazione dell’area
22/07/2010
‘Progetto di compressori in logica MOS a commutazione di corrente
per circuiti moltiplicatori ad elevate prestazioni’
di Daniela Di Sclafani
LAYOUT 3-2
22/07/2010
A1 A2 A3
‘Progetto di compressori in logica MOS a commutazione di corrente
per circuiti moltiplicatori ad elevate prestazioni’
di Daniela Di Sclafani
LAYOUT 4-2
22/07/2010
A1
‘Progetto di compressori in logica MOS a commutazione di corrente
per circuiti moltiplicatori ad elevate prestazioni’
di Daniela Di Sclafani
LAYOUT 5-2
22/07/2010
A1
‘Progetto di compressori in logica MOS a commutazione di corrente
per circuiti moltiplicatori ad elevate prestazioni’
di Daniela Di Sclafani
SETUP di MISURA
 Compressori in cascata
 Buffer agli ingressi e alle uscite
 Individuazione del percorso critico
 Ritardi dei segnali di uscita del Device Under Test
 Alimentazione VDD_t per il D.U.T.
 Potenza dissipata dal compressore
5-2 A1
22/07/2010
5-2 A1
5-2 A1
‘Progetto di compressori in logica MOS a commutazione di corrente
per circuiti moltiplicatori ad elevate prestazioni’
di Daniela Di Sclafani
RITARDI di PROPAGAZIONE
Pre-layout
Tp Sum
Tp Carry
700
700
600
600
500
500
Arch.1
Arch.2
400
[ps]
300
400
Arch.1
300
Arch.2
Arch.3
[ps]
Arch.3
200
200
100
100
0
0
3-2
4-2
3-2
5-2
Tp Carry
700
700
600
600
A1 - 33%
500
500
Arch.1
400
Arch.2
300
Arch.3
200
[ps]
[ps]
Post-layout
5-2
Post-layout – Pre-layout = 16%
Tp Sum
400
Arch.1
Arch.2
300
Arch.3
200
100
100
0
0
3-2
22/07/2010
4-2
4-2
5-2
3-2
4-2
‘Progetto di compressori in logica MOS a commutazione di corrente
per circuiti moltiplicatori ad elevate prestazioni’
5-2
di Daniela Di Sclafani
POTENZE
Power
1000
900
A1 - 35%
800
700
600
Arch.1
[μW] 500
Arch.2
Arch.3
400
300
200
100
0
3-2
22/07/2010
4-2
5-2
‘Progetto di compressori in logica MOS a commutazione di corrente
per circuiti moltiplicatori ad elevate prestazioni’
di Daniela Di Sclafani
AREE
A1 - 43%
Aree
1600
1400
1200
[μm²]
1000
Arch.1
Arch.2
800
Arch.3
600
400
200
0
3-2
22/07/2010
4-2
5-2
‘Progetto di compressori in logica MOS a commutazione di corrente
per circuiti moltiplicatori ad elevate prestazioni’
di Daniela Di Sclafani
X1 X2 X3 X4 X5 X6 X7
LAYOUT 7-2
A1
Cout1
Cout2
Carry
22/07/2010
‘Progetto di compressori in logica MOS a commutazione di corrente
per circuiti moltiplicatori ad elevate prestazioni’
Cin1
Cin2
7-2
Sum
di Daniela Di Sclafani
Ringraziamenti
22/07/2010
‘Progetto di compressori in logica MOS a commutazione di corrente
per circuiti moltiplicatori ad elevate prestazioni’
di Daniela Di Sclafani