High Performance Processors for
Cartesian to Polar Coordinates Conversion
in 0.25m CMOS
Davide De Caro, Antonio G.M. Strollo,
Nicola Petra, Davide Laurella
Dip. di Ingegneria Elettronica e delle Telecomunicazioni
Università di Napoli “Federico II”
Riunione Annuale GE 2006
Ischia, 21-23 giugno 2006
Cartesian-to-Polar Coordinates Conversion
Obiettivo: sviluppo di un circuito digitale
per la conversione da
Coordinate Cartesiane a Polari
 Calcolo da effettuare

  x2  y 2
  arctan  y / x 

Alcune applicazioni:




Demodulazione di frequenza
Controllo automatico del guadagno
Sincronizzazione Modem
Elaborazione delle Immagini
Riunione Annuale GE 2006
Ischia, 21-23 giugno 2006
Implementazione del Convertitore

Tecniche esistenti in Letteratura
 CORDIC in modalità Vectoring
 Approssimazione Coarse/Fine basata su
Newton-Raphson per il calcolo di y/x
[Fu, Willson, JSSC 2003]

Contributi innovativi del nuovo circuito
 Architettura basata su un sistema logaritmico
 Calcolo delle funzioni non-lineari mediante
approssimazione a Tabelle Multipartite
 Impiego di Flip-flop avanzati
Riunione Annuale GE 2006
Ischia, 21-23 giugno 2006
Prototipo e Prestazioni


Tecnologia:
TSMC 0.25m, 5 Metal, 2.5V
Due processori realizzati:
 C2P Processor: Calcola Modulo e fase
 Phase Processor: Calcola solo la fase

Prestazioni e confronto:
Input/output Phase/Modulus
# MOS
wordlength
Max Error
Phase
Processor
C2P
Processor
Fu, Willson
JSSC 2003 [1]
Area
Max Freq.
Power Diss.
(2.5V)
14/15
1.09/- LSB
34859 0.178 mm2 526 MHz 0.36 mW/MHz
14/15
1.09/3.54 LSB
61349 0.343 mm2 476 MHz 0.61 mW/MHz
14/15
0.98/133 LSB
100229 0.484 mm2 406 MHz 1.16 mW/MHz
Riunione Annuale GE 2006
Ischia, 21-23 giugno 2006