ARCHITETTURA DEI SISTEMI ELETTRONICI • • • • • • • • LEZIONE N° 8 Enumerazione di funzioni Reti logiche Reti logiche combinatorie Reti logiche sequenziali Simboli Concetto di ciclo Realizzazioni diverse della stessa funzione Teorema di Shannon A.S.E. 8.1 Richiami • • • • • • • Algebra delle commutazioni Funzione AND, OR, NOT Tabella di Verità Forme canoche “SP” e “PS” Passaggi da forma SP a PS e viceversa insieme funzionalmente completo Funzione NAND, NOR, XOR e XNOR A.S.E. 8.2 Enumerazione di funzioni 1 • Quesito: • Quante funzioni di due variabili si posso realizzare? • Risposta: • quante sono le possibili configurazioni diverse di quattro elementi binari (cioè 16). In generale: 2 n 2 x y f 0 f 1 f 2 f 3 f 4 f5 f 6 f 7 f 8 f 9 f A f B f C f D f E f F 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 A.S.E. 8.3 Enumerazione di funzioni 2 • Ruotando di 90˚ la tabella A.S.E. 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 x y 0 x y x y y x y x x y x y x y x y x x y y x y x y 1 8.4 Reti Logiche • Sistema elettronico che ha in ingresso segnali digitali e fornisce in uscita segnali digitali secondo leggi descrivibili con l’algebra Booleana a b n R. L. x y w • R.L. è unidirezionale A.S.E. 8.5 Tipi di reti • Reti COMBINATORIE • In qualunque istante le uscite sono funzione del valore che gli ingressi hanno in quell’istante • Il comportamento (uscite in funzione degli ingressi) è descritto da una tabella • Reti SEQUENZIALI • In un determinato istante le uscite sono funzione del valore che gli ingressi hanno in quell’istante e i valori che hanno assunto precedentemente • La descrizione è più complessa • Stati Interni • Reti dotate di MEMORIA A.S.E. 8.6 Simboli • Rete Logica =>scomponibile in blocchi • Blocchi base = simboli degli operatori elementari • Rappresentazione delle funzioni logiche mediante schemi • RAPPRESENTAZIONE SCHEMATICA A.S.E. 8.7 Porte logiche • Rappresentazione circuitale delle funzioni logiche – AND Y X1 X 2 X 3 – OR – NOT Y X1 X 2 X1 X2 X3 Y X1 X2 Y YX X A.S.E. Y 8.8 Esempio • Schema simbolico della funzione U f X 1 , X 2 ,, X n X 1 X 2 X 1 X 3 – RETE LOGICA X1 X2 Xn RETE LOGICA U = f(X1, X2,…., Xn) x1 x2 X1 X2 U X3 x1 x 3 x3 A.S.E. 8.9 Altre porte logiche • NAND X Z Y 0 0 1 0 1 1 Y X Z X Z Y Y X Z X Z Y 1 0 1 1 1 0 • NOR X Z Y 0 0 1 0 1 0 1 0 0 1 1 0 A.S.E. 8.10 Proprietà della porta NAND (NOR) • Utilizzando solamente porte NAND (NOR) è possibile realizzare qualunque rete logica • NOT • AND Y=X X X Z Y = XZ X • OR Y = X+Z Z A.S.E. 8.11 OR Esclusivo • Realizzazione dell’OR Esclusivo X Y U 0 0 0 0 1 1 U X Y XY X Y 1 0 1 1 1 0 X U X Y U Y A.S.E. 8.12 Ciclo • Definizione • Ciclo: Percorso chiuso che attraversa k blocchi (k ≥ 1) tutti nella loro direzione di funzionamento • Osservazioni • Tutte le reti viste sono prive di cicli • I blocchi base combinatori sono privi di cicli • Le funzioni descrivibili dalle tabelle di verità sono tutte prive di cicli (le uscite sono funzione dei solo ingressi) • Conclusione • Tutte le reti logiche composte di blocchi combinatori e prive di cicli sono rei combinatorie A.S.E. 8.13 Sintesi di reti combinatorie • Sintesi • data la descrizione ai terminali di una rete combinatoria • ottenere la struttura in blocchi logici e le relative interconnessioni • Osservazioni • il funzionamento della rete deve essere possibile descriverlo mediante una tabella di verità • non esiste una sola realizzazione • per poter scegliere fra le varie soluzioni è necessario definire il parametro da ottimizzare • Funzione COSTO • (numero di blocchi base, ritardo ingresso uscita, uso di particolari blocchi, ……..) • VEDERE ESEMPI SUCCESSIVI A.S.E. 8.14 Esempio di funzione • Data la funzione definita dalla Tabella di Verità: a b c z 0 0 0 1 0 0 1 0 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 Si ha: z a b c a b c a b c a b c a b c a b c a b c a b c a b c a b c a b c a c c b z a b c a b c a b c c a b c a b c a b c a c b A.S.E. 8.15 Schemi relativi 1 z a bc a bc a bc a bc a bc a b c z a a b b c c A.S.E. 8.16 Schemi relativi 2 z abc abc abc a b z c A.S.E. 8.17 Schemi relativi 3 z c a b a b z c A.S.E. 8.18 Schemi relativi 4 z c a b a z b c z ac cb a b c z A.S.E. 8.19 Teorema di espansione di Shannon • Data la funzione f x1, x2 ,....., xi ,...., xn • Vale la seguente uguaglianza f x1 , x2 ,.., xi ,.., xn xi f x1 , x2 ,..,1,.., xn xi f x1 , x2 ,..,0,.., xn • Ovvero f x1 , x2 ,.., xi ,.., xn xi f x1 , x2 ,..,0,.., xn xi f x1 , x2 ,..,1,.., xn A.S.E. 8.20 Esempio • Data la funzione f w, x, y, z w x ( wx y ) z • Risulta f w, x, y, z x f w,1, y, z x f w,0, y, z xw 0 ( w 1 y ) z xw 1 ( w 0 y ) z x w 1 ( w 1 y ) z x w 0 ( w 0 y ) z x( w y ) z x( w yz ) A.S.E. 8.21 Osservazione • Applicando in modo iterativo il teorema di Shannon f x1 , x2 ,...., xn x1 f 0, x2 ,...., xn x1 f 1, x2 ,...., xn x1 x 2 f 0,0, x3 ,...., xn x1 x2 f 0,1, x3 ,...., xn x1 x 2 f 1,0, x3 ,...., xn x1 x2 f 1,1, x3 ,...., xn x1 x 2 x 3 ....x n f 0,0,0,....,0 x1 x 2 x 3 ....xn f 0,0,0,....,1 x1 x 2 x 3 ...xn 1 x n f 0,0,0,....,1,0 x1 x2 x3 ...xn 1 xn f 0,0,0,...,1,1 x1 x2 x3 ....xn f 0,1,1,....,1 x1 x2 x3 ....xn f 1,1,1,....,1 • Quindi il teorema di Shennon consente di ricavare sempre la forma SP A.S.E. .22 Esempio • Data la funzione f x, y , z x y ( x y ) z • Risulta f w, x, y, z x y z (00 (0 0)0) x yz (00 (0 0)1) x y z (01 (0 1)0) x yz (01 (0 1)1) x y z (10 (1 0)0) x yz (10 (1 0)1) xy z (11 (1 1)0) xyz (11 (1 1)1) x y z (11 (0 0)0) x yz (11 (0 0)1) x y z (10 (0 1)0) x yz (10 (0 1)1) x y z (01 (1 0)0) x yz (01 (1 0)1) xy z (00 (1 1)0) xyz (00 (1 1)1) x y z x yz x yz x yz xyz A.S.E. 8.23 Conclusioni • • • • • • • • • Enumerazione di funzioni Reti logiche Reti logiche combinatorie Reti logiche sequenziali Simboli Esempi Concetto di ciclo Realizzazioni diverse della stessa funzione Teorema di Shannon A.S.E. 8.24 Quesiti • Ricavare le funzioni logiche di Z1 e Z2 X 1 X2 Z1 X Z2 3 A.S.E. 8.25 Suggerimenti • Scrivere la tabella di verità comprensiva delle funzioni intermedie “a”, “b” e “c” X a b 1 X2 Z1 X Z2 3 c A.S.E. 8.26