Ripple Carry Adder
generazione e propagazione del carry,
evoluzione delle uscite
Corso di Architetture VLSI per l’elaborazione digitale dei segnali
1
Università degli Studi di Pavia
Carla Vacchi
Ripple Carry Adder Generazione e propagazione del carry, evoluzione delle uscite
1 1 0 1 1 0 0 0 1 0 0 1 1 0 0 1 0 1 1 1 0 1 0 1
a0 b0 a1 b1 a2 b2 a3 b3 a4 b4 a5 b5 a6 b6 a7 b7 a8 b8 a9 b9 a10 b10 a11 b11
0
cout,0
s0
cout,1
s1
cout,2
s2
cout,3
s3
cout,4
s4
generazione del carry
propagazione del carry
cout,5
s5
cout,6
s6
cout,7
s7
cout,8
s8
cout,9
s9
cout,10
s10
cout,11
s11
ipotesi 2 tcout > ts > tcout
assestamento del valore del bit di somma
Corso di Architetture VLSI per l’elaborazione digitale dei segnali
2
Università degli Studi di Pavia
Carla Vacchi
Ripple Carry Adder Generazione e propagazione del carry, evoluzione delle uscite
1 1 0 1 1 0 0 0 1 0 0 1 1 0 0 1 0 1 1 1 0 1 0 1
a0 b0 a1 b1 a2 b2 a3 b3 a4 b4 a5 b5 a6 b6 a7 b7 a8 b8 a9 b9 a10 b10 a11 b11
0
cout,0
s0
cout,1
s1
cout,2
s2
cout,3
s3
cout,4
s4
generazione del carry
propagazione del carry
cout,5
s5
cout,6
s6
cout,7
s7
cout,8
s8
cout,9
s9
cout,10
s10
cout,11
s11
ipotesi 2 tcout > ts > tcout
assestamento del valore del bit di somma
Corso di Architetture VLSI per l’elaborazione digitale dei segnali
3
Università degli Studi di Pavia
Carla Vacchi
Ripple Carry Adder Generazione e propagazione del carry, evoluzione delle uscite
1 1 0 1 1 0 0 0 1 0 0 1 1 0 0 1 0 1 1 1 0 1 0 1
a0 b0 a1 b1 a2 b2 a3 b3 a4 b4 a5 b5 a6 b6 a7 b7 a8 b8 a9 b9 a10 b10 a11 b11
0
cout,0
s0
cout,1
s1
cout,2
s2
cout,3
s3
cout,4
s4
generazione del carry
propagazione del carry
cout,5
s5
cout,6
s6
cout,7
s7
cout,8
s8
cout,9
s9
cout,10
s10
cout,11
s11
ipotesi 2 tcout > ts > tcout
assestamento del valore del bit di somma
Corso di Architetture VLSI per l’elaborazione digitale dei segnali
4
Università degli Studi di Pavia
Carla Vacchi
Ripple Carry Adder Generazione e propagazione del carry, evoluzione delle uscite
1 1 0 1 1 0 0 0 1 0 0 1 1 0 0 1 0 1 1 1 0 1 0 1
a0 b0 a1 b1 a2 b2 a3 b3 a4 b4 a5 b5 a6 b6 a7 b7 a8 b8 a9 b9 a10 b10 a11 b11
0
cout,0
s0
cout,1
s1
cout,2
s2
cout,3
s3
cout,4
s4
generazione del carry
propagazione del carry
cout,5
s5
cout,6
s6
cout,7
s7
cout,8
s8
cout,9
s9
cout,10
s10
cout,11
s11
ipotesi 2 tcout > ts > tcout
assestamento del valore del bit di somma
Corso di Architetture VLSI per l’elaborazione digitale dei segnali
5
Università degli Studi di Pavia
Carla Vacchi
Ripple Carry Adder Generazione e propagazione del carry, evoluzione delle uscite
1 1 0 1 1 0 0 0 1 0 0 1 1 0 0 1 0 1 1 1 0 1 0 1
a0 b0 a1 b1 a2 b2 a3 b3 a4 b4 a5 b5 a6 b6 a7 b7 a8 b8 a9 b9 a10 b10 a11 b11
0
cout,0
s0
cout,1
s1
cout,2
s2
cout,3
s3
cout,4
s4
generazione del carry
propagazione del carry
cout,5
s5
cout,6
s6
cout,7
s7
cout,8
s8
cout,9
s9
cout,10
s10
cout,11
s11
ipotesi 2 tcout > ts > tcout
assestamento del valore del bit di somma
Corso di Architetture VLSI per l’elaborazione digitale dei segnali
6
Università degli Studi di Pavia
Carla Vacchi
Ripple Carry Adder Generazione e propagazione del carry, evoluzione delle uscite
1 1 0 1 1 0 0 0 1 0 0 1 1 0 0 1 0 1 1 1 0 1 0 1
a0 b0 a1 b1 a2 b2 a3 b3 a4 b4 a5 b5 a6 b6 a7 b7 a8 b8 a9 b9 a10 b10 a11 b11
0
cout,0
s0
cout,1
s1
cout,2
s2
cout,3
s3
cout,4
s4
generazione del carry
propagazione del carry
cout,5
s5
cout,6
s6
cout,7
s7
cout,8
s8
cout,9
s9
cout,10
s10
cout,11
s11
ipotesi 2 tcout > ts > tcout
assestamento del valore del bit di somma
Corso di Architetture VLSI per l’elaborazione digitale dei segnali
7
Università degli Studi di Pavia
Carla Vacchi
Ripple Carry Adder Generazione e propagazione del carry, evoluzione delle uscite
1 1 0 1 1 0 0 0 1 0 0 1 1 0 0 1 0 1 1 1 0 1 0 1
a0 b0 a1 b1 a2 b2 a3 b3 a4 b4 a5 b5 a6 b6 a7 b7 a8 b8 a9 b9 a10 b10 a11 b11
0
cout,0
s0
cout,1
s1
cout,2
s2
cout,3
s3
cout,4
s4
generazione del carry
propagazione del carry
cout,5
s5
cout,6
s6
cout,7
s7
cout,8
s8
cout,9
s9
cout,10
s10
cout,11
s11
ipotesi 2 tcout > ts > tcout
assestamento del valore del bit di somma
Corso di Architetture VLSI per l’elaborazione digitale dei segnali
8
Università degli Studi di Pavia
Carla Vacchi
Ripple Carry Adder Generazione e propagazione del carry, evoluzione delle uscite
CASO PESSIMO
(WORST CASE)
1 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 0 1 1 0 0 1 0 1
a0 b0 a1 b1 a2 b2 a3 b3 a4 b4 a5 b5 a6 b6 a7 b7 a8 b8 a9 b9 a10 b10 a11 b11
0
cout,0
s0
cout,1
s1
cout,2
s2
cout,3
s3
cout,4
s4
cout,5
s5
cout,6
s6
cout,7
s7
cout,8
s8
cout,9
s9
cout,10
s10
cout,11
s11
generazione del carry
propagazione del carry
assestamento del valore del bit di somma
Corso di Architetture VLSI per l’elaborazione digitale dei segnali
9
Università degli Studi di Pavia
Carla Vacchi
Ripple Carry Adder Generazione e propagazione del carry, evoluzione delle uscite
CASO PESSIMO
(WORST CASE)
1 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 0 1 1 0 0 1 0 1
a0 b0 a1 b1 a2 b2 a3 b3 a4 b4 a5 b5 a6 b6 a7 b7 a8 b8 a9 b9 a10 b10 a11 b11
0
cout,0
s0
cout,1
s1
cout,2
s2
cout,3
s3
cout,4
s4
cout,5
s5
cout,6
s6
cout,7
s7
cout,8
s8
cout,9
s9
cout,10
s10
cout,11
s11
generazione del carry
propagazione del carry
assestamento del valore del bit di somma
Corso di Architetture VLSI per l’elaborazione digitale dei segnali
10
Università degli Studi di Pavia
Carla Vacchi