RAD-3
Elettronica di lettura resistente alle radiazioni con elevato throughput
basata su dispositivi logici programmabili
(Radiation Tolerant High-Throughput Readout Electronics
based on Programmable Logic Devices)
M. Citterio
INFN, Sezione di Milano
[email protected]
A. Paccagnella
INFN, Sezione di Padova
[email protected]
1
RAD-3
Obiettivo
Definizione di soluzioni architetturali
e valutazione di tecnologia
per un’elettronica digitale di lettura
basata su dispositivi logici programmabili,
con elevato throughput e resistente alle radiazioni
2
RAD-3
Contesto

Esperimenti correnti


Esperimenti di Fisica subnucleare di riferimento


Digitale
Elevato throughput


SLHC, SuperB, …
Elettronica di readout


LAR in ATLAS
10 Gbit/s per canale
Resistenza alle radiazioni

~1 MRad, 1014 neutroni/cm2 su 10 anni
3
RAD-3
Motivazioni
Requisiti di performance sempre più elevati
Anticipazione della conversione A/D nella catena di
acquisizione
Elevato throughput




link seriali ad alta velocità, preprocessing, compressione, …
Necessità di buffer di memoria capienti e resistenti alle
radiazioni
4
RAD-3
Esperienze Rilevanti
Padova




Esperienza sia in campo FPGA (Xilinx, Altera, Actel) che memorie (SRAM, FLASH)
Test di effetti di radiazione – total dose:
 Monitor delle derive parametriche dei circuiti irraggiati con gamma/X
 Modi e meccanismi di guasto funzionali
 Annealing del danno indotto e recupero delle caratteristiche
Test di effetti di radiazione – single event effects:
 Preparazione dei campioni: delidding e verifica funzionale
 Test con ioni pesanti (LNL, Louvain, Yivaskyla) per correlare la sezione d’urto e
coefficiente LET: LET di soglia
 Test con particelle passanti: neutroni, protoni ad alta energia
 Identificazione degli effetti transitori da evento singolo su memoria e su circuito logico:
Single Bit Upset, Multiple Bit Upset, SE Transient, Latch-up, SE Functional Interruption
 Identificazione degli effetti permanenti da evento singolo su memoria e su circuito
logico: Stuck Bit, SE Gate Rupture
Valutazione degli effetti di radiazioni in SRAM-based FPGA
 Impatto della corruzione della memoria di configurazione sui circuiti implementati,
anche in presenza di sistemi per la mitigazione del danno (TMR)
5
RAD-3
Esperienze Rilevanti
INAF-IASF Milano




Tecniche di irrobustimento di circuiti realizzati in SRAM FPGA
 Misure della sensibilità ai guasti dei circuiti implementati
 Uso di tecniche standard (TMR – Triple Modular Redundancy) per SRAM-FPGA
 Definizione di tecniche innovative di rilevazione e tolleranza di guasti
Emulazione di guasti indotti da radiazioni in SRAM FPGA
 FLIPPER. Definizione e sviluppo di uno strumento per la valutazione gli effetti di Single
Event Upset (SEU) nei dispositivi Xilinx Virtex II.
Radiation ground testing
 Protoni. Validazione della piattaforma FLIPPER come sistema previsionale (TSLUppsala).
 Ioni Pesanti. Studio sugli effetti delle radiazioni ionizzanti sulla logica di riconfigurazione
dei dispositivi SRAM-FPGA (LNL-Legnaro)
Architetture ed algoritmi per il digital signal processing
 CZT(Cadmium Zinc Telluride) Detectors. Definizione e sviluppo dell’elettronica digitale
di readout per l’analisi della forma del segnale basata su dispositivi FPGA
 PHOCA (PHOton Counting Array). Definizione e Sviluppo di un sistema digitale per
l’elaborazione dei dati provenienti da un CCD
6
RAD-3
Gruppo di Lavoro e
Responsabilità


INFN Sezione di Milano: Catena di acquisizione, Schede test, Architetture di
calcolo resistenti alle radiazioni in FPGA, Memorie resistenti alle radiazioni
 Mauro Citterio (10%),
 Monica Alderighi* (70%) (INAF-IASF),
 Fabio Casini (INAF-IASF),
 Valentino Liberali (70%) (DTI-UNIMI),
 Alberto Stabile (70%) (DTI-UNIMI),
INFN Sezione di Padova: Selezione tecnologia; esperimenti di irraggiamento:
sorgenti gamma/X, ioni pesanti, neutroni/protoni ad alta energia; valutazioni
dei guasti indotti e delle implementazioni circuitali più efficaci
 Alessandro Paccagnella (50%), PO-DEI
 Simone Gerardin (70%), AdR-DEI
 Augusto Tazzoli (30%), AdR-DEI
 Marco Silvestri (30%), PhD-DEI
*Responsabile Nazionale
Totale FTE : 3.5 (Milano 2.2, Padova 1.3)
7
RAD-3
Il Progetto
I anno

Sviluppo dimostratore elettronica di readout ad elevato throughput
basato su dispositivi programmabili e memorie standard
Studio degli effetti delle radiazioni sui link (SER-DESER ad elevate prestazioni): scelta dispositivi ed
integrità informazione
Proposta di architettura/algoritmi



Sviluppo RAM statica rad-hard
Studio cella
Progetto del chip prototipo
Studio degli effetti delle radiazioni su chip prototipo



II anno

Caratterizzazione e produzione RAM statica rad-hard


Test del prototip
Sviluppo dimostratore elettronica di readout ad elevato throughput
resitente alle radiazioni basato su dispositivi programmabili e RAM radhard


Validazione architettura/algoritmi
Test di irraggiamento del dimostratore
8
RAD-3
Budget: I anno
Milano

Interno: 4 k€




Riunioni di coordinamento
Misure di irraggiamento LNL Padova

Partecipazione a conferenza internazionale
Misure irraggiamento Uppsala/PSI








Materiale consumo laboratorio
Circuiti stampati e montaggio per due
prototipi
Acquisto logiche programmabili e memorie
statiche commerciali
Sottomissione circuito RAM rad-hard (SJ)
Corso su link ad alta velocità in FPGA
Progettazione dimostratore ad elevato
throughput (in parte SJ)
Acquisto tempo fascio a Uppsala


Riunioni di coordinamento
Test da total dose con gamma (Casaccia,
Bologna)
Estero: 6 k€ + 4 k€ (SJ)

Consumo: 16 k€ + 31 k€ (SJ)

Interno: 4 k€

Estero: 4 k€ + 6 k€ (SJ)


Padova
Partecipazione a conferenza internazionale
Misure irraggiamento Uppsala/PSI/Lovanio
Consumo: 12 k€ + 10 k€ (SJ)





Materiale consumo laboratorio
Materiale per test di irraggiamento
Acquisto di FPGA commerciali (anche rad-hard) e
memorie statiche commerciali
Corso su link ad alta velocità in FPGA
Acquisto tempo fascio a Uppsala/PSI
9
RAD-3
Budget: II anno
Milano + Padova

Prematuro nel dettaglio: presumibilmente, simile al I anno
10
RAD-3