Attivita’ di upgrade per il Calorimetro
Elettromagnetico ad Argon Liquido di Atlas
Mauro Citterio
INFN Milano
M. Citterio
Roma 17 Settembre
Problematiche introdotte da un upgrade di LHC in LARG
(luminosita’ 1035 cm-2 s-1, 12.5 ns)

Effetti sul rivelatore
 Gli aumentati livelli di radiazione potrebbero introdurre “rotture” nella raccolta di carica nell’argon
 ridotta mobilita’ degli ioni Ar+ ed effetti di “space charge”, effetti di creazione di strati di ioni in
prossimita’ degli elettrodi
 La radiazione potrebbe contaminare l’argon (con molecole elettro-negative) riducendo l’efficienza nella
raccolta del segnale
 potrebbe essere necessario avere purezze superiori alle attuali 1 ppm
 L’attivazione dei materiali potrebbe aumentare il rumore e creare problemi di sicurezza nel caso di perdite
di liquido.
 Possibile transizione di fase del LAr per effetto del calore generato nella beam pipe. Operare il rivelatore
in condizioni di instabilita’ del liquido potrebbe essere estremamente difficile se non impossibile.
 Il problema potrebbe essere particolarmente severo nel FCAL, dove la potenza da dissipare potrebbe
raggiungere ~ 400 Watts.
 Per effetto del lungo tempo di deriva della carica che costituisce il segnale, il pile-up dei segnali risultera’
significativamente piu’ elevato degradando le performance del rivelatore.
Vista la struttura del rivelatore non e’ tuttavia pensabile una modifica dell’apparato.
Gli studi degli effetti sul rivelatore sono quindi importanti nell’ottica di massimizzare le
performance del rivelatore anche nelle nuove condizioni operative.

Effetti sul Detector Control System
 Un alto rate di radiazione ionizzante produrra’ sia uno “shielding” del campo elettrico nei gap, sia un notevole
aumento nella corrente assorbita dal calorimetro. Il valore di corrente tollerabile, per i vari calorimetri, non
e’ al momento noto e deve essere studiato
 Il sistema di HV dovra’ essere rivalutato
 in termini di affidabilita’ in presenza di fluttuazioni di tensione
 per quanto riguarda il software “intelligente” di controllo
 I filtri di HV dovranno essere riprogettati per ridurre al minimo le fluttazioni ed il rumore indotto
M. Citterio
Roma 17 Settembre
Overview 2
 Effetti sull’Elettronica:
1. Gli aumentati livelli di radiazione porteranno molti componenti
dell’elettronica di Front End ad operare oltre i limiti di
funzionamento per i quali sono stati sino ad ora qualificati.
2. Occorrera’ monitorare, durante l’esperimento, i livelli di radiazione
per valutare realisticamente quale sia la “lifetime” dei vari
componenti dell’elettronica di Front End.
3. La maggior parte dei componenti non potranno essere sostituiti
quando inizieranno a degradarsi.
-
Il presente sistema usa 13 differenti ICs (COTs, DMILL, DMS e AMS)
Usa inoltre 20 regolatori di tensione !!!
Inoltre sara’ difficile se non impossibile, sostituire nella architettura
esistente solo i componenti che si dovessero rompere, a causa
dell’evoluzione della tecnologia (per esempio DMILL non esiste piu’), del
cambiamento delle tensioni di lavoro, della frequenza di interazione , etc.
4. L’elevata “occupancy ” del nuovo regime di operazione richiede una
catena di lettura sostanzialmente differente da quella attuale
5. Il sampling rate attuale si basa su un clock distribuito a 40 MHz
(TTC). Se si deve operare a piu’ alto sampling rate occorre modificare
o la profondita’ della pipeline o il numero di campioni.
M. Citterio
Roma 17 Settembre
Front-end Board (FEB): Overview
 functionality includes:





receive input signals from calorimeter, amplify and shape them
store signals in analog form while awaiting L1 trigger
digitize signals for triggered events
transmit output data bit-serially over optical link off detector
provide analog sums to L1 trigger sum tree
M. Citterio
Roma 17 Settembre
Overview dei principali componenti di una FEB
128
input
signals
Analog
sums
to TBB
32 0T
32 Shaper
2 LSB
14 pos. Vregs
+6 neg. Vregs
M. Citterio
32 SCA
2 SCAC
2 DCU
16 ADC
8 GainSel
1 Config.
1 SPAC
Roma 17 Settembre
DMILL
AMS
DSM
COTS
1 MUX
1 GLink
7 CLKFO
1 TTCRx
1 fiber
to
ROD
TTC,
SPAC
signals
Shaping Timing vs. Pileup Noise
Optimal hardware shaping
time scales as L-1/4
~ 1035
=> tp(D) ~ 28ns @1035
10
Probably change in time
constants of electronics to
reduce overall pileup
Tc bunch
crossing
10
M. Citterio
Roma 17 Settembre
Nb
Ipileup = Tc
g2(tk)

k=1
2pileup
Ipileup
2
E
Tc
=
Overview 3
 All’interno della comunita LAr esiste interesse a sviluppare una
nuova architettura del sistema di lettura.
 Il principale goal e’ quello di ridurre il numero di componenti
sulle schede di Front-End. Questo implica inoltre lo studio dei
protocolli ad alta velocita’ di trasferimetno dei dati dal
rivelatore all’elettronica di “Back-End”
 Condizione al contorno: non introdurre nessun cambiamento
sostanziale nelle infrastrutture meccaniche (pedestals, crates,
base-planes) o nelle interfacce verso il sistema di
raffreddamento dell’elettronica (ovvero non aumentare la
potenza).
 Non tutte le architetture possono essere studiate:
 Le risorse disponibili limitano il numero di diverse opzioni
perseguibili.
 La comunita’ LAr ha cercato di definire un gruppo coerente di
attivita’ di studio.
M. Citterio
Roma 17 Settembre
Interessi 1
All’interno della collaborazione LAr gli interessi delle varie Istituzioni si
sono al momento concentrate sui seguenti argomenti:
(elencati in ordine arbitrario)
Item
Attivita’
Descrizione
Istituzioni
1
Charge build-up
Effects
Study the effect of high Luminosity on
Forward Cal.
Arizona
TRIUMF-Canada
2
HV Supply
System
Upgrade and improvement of the high level CERN, INFN-Milan,
software to monitor and control the HV
MPI, Wuppertal
system. New Design of the multichannel
HV supplies, eventually.
3
System
Architecture
Integration
Study of System Architecture. Layout of
Board. Enevelope studies, Integ. In Atlas
All institutions
(BNL, INFN-Milan,
Analog Front-End
ASIC
Develop a IC with PA Shaper and T&H.
Radiation hardness, dynamic range, min
power requirements.
BNL, INFN-Milan,
LAL-Orsay
4
M. Citterio
Roma 17 Settembre
LAL Orsay, LAPPAnnecy, Nevis, SMU,
Pitts.)
Interessi 2
Altri possibili sviluppi in fase di definizione
Item
Attivita’
Descrizione
Istituzioni
5
Digital
Readout
Architecture
COTS ADC, ASIC Mux and Digital Gain
Selector
Nevis
6
Optical Links
Develop Digital Optical Link for FEB.
SMU
7
Level I
Interface
Develop a Level I interface. Driver and
receiver consistent with the new Architecture
BNL,
Pittsburgh
8
Analog
Optical Links
Investigate 12 bit Analog Optical link for use in
the Level 1 Trigger output.
BNL
9
ROD
Follow up and evaluate DSP, FPGA technologies.
Develop and upgrade path for the Back end
system consistent with the Front end.
BNL, LAPPAnnecy (?)
10
LV Power
Supplies
Study for an alternative design of radiation
hard power supplies. High density with the
Voltages requirements for the ATLAS upgrade
BNL
M. Citterio
Roma 17 Settembre
Perche’ Milano ha interesse:
 Milano ha costruito meta’ dei preamplificatori in
tecnologia ibrida impiegati nell’elettronica di lettura
del calorimetro (oltre 100000 canali di
preamplificazione) contribuendo quindi in modo
significativo allo sviluppo della presente
architettura delle schede di elettronica di FrontEnd.
 Milano ha inoltre la responsabilita’ del sistema di
controllo delle alte tensioni dei calorimetri
elettromagnetici, per il quale ha sviluppato tutta
l’interfaccia SCADA in PVSSII.
M. Citterio
Roma 17 Settembre
Upgrade delle FEB (1)
Possibile schema di lettura “upgradato”:
M. Citterio
Roma 17 Settembre
Upgrade delle FEB (2)
 Lo schema proposto che deve essere ritenuto la soluzione
“base” per un upgrade e’ caratterizzato da:
 Un preamplificatore, uno shaper ed un selettore di guadagno
integrati se possibile in un singolo ASIC;
 Un link ottico ad elevata banda passante per trasmettere segnali
digitalizzati ai moduli di “back-end”.
 La nuova archittetura potrebbe inoltre includere che le “layer
sums” da ogni scheda di Front-End, vengano digitalizzate
localmente e poi inviate al L1-trigger per mezzo di un interfaccia
ottica.
 Lo schema privilegia la digitalizzazione immediata dei dati e la
trasmissione dei dati all’elettronica di back-end
 In questa fase di studio non si possono a priori escludere
architetture alternative. Soprattutto perche’ la tecnologia e’
in un periodo di forti cambiamenti.
M. Citterio
Roma 17 Settembre
Summary of the R&D proposal
(submitted to LAR)
3. Development of integrated analog front-end electronics,
which may include preamplifier, shaper and track and hold
(T&H) or equivalent analog gain selection (AGS) mechanism.
The investigation aims at identifying the technologies,
radiation hardening techniques and circuit configuration
suitable for the readout of the ATLAS calorimeter at the
higher rate and radiation levels of the proposed LHC upgrade.
Rad-hard CMOS technology (0.13mm process) and Bi-CMOS
technology in SiGe by IBM and AMS will be main objective of
this R&D activity.
This work should be realized as part of a collaboration
between BNL, INFN-Milan and LAL-Orsay, which already
express some interest in participating.
M. Citterio
Roma 17 Settembre
Schema Temporale
 Alcuni elementi costruttivi della macchina
acceleratrice in prossimita’ del punto di interazione
hanno una resistenza alle radiazioni limitata,
corrispondente ad una luminosita’ integrata di 700
fb-1 che, negli attuali scenari di funzionamento di
LHC, si prevedono possano essere raggiunti nel
2012-2014. Questa data rappresenta un possibile
schema temporale sul quale ragionare per eventuali
attivita’ di upgrade sia della macchina che
dell’esperimento.
 Le attivita’ di R&D dovrebbero iniziare nel 20062007 in modo da poter essere ultimate non oltre il
2010-2011 per poi passare alla parte costruttiva nei
due-quattro anni seguenti
M. Citterio
Roma 17 Settembre
Cost Profile
 Il costo globale dell’upgrade non e’ al momento stimabile con precisione
 Si considera un periodo di R&D (Elettronica + HV) di 3-4 anni seguito da una fase di
produzione per l’elettronica dopo il 2010
 L’upgrade proposto comporta un aumento nella complessita’ progettuale del sistema.
 La “fisiologica” diminuzione dei costi dell’elettronica compensa solo in parte i costi associati
all’attivita’ di upgrade.
 Una prima stima per queste attivita’ di upgrade (elettronica di front-end e sistema di HV)
porta ad un valore di ~ 2 Meuro:
 i costi si possono suddividere come:



Acquisto di apparecchiature e software
Costruzione di componenti
Varie (metabolismo, trasferte, etc.)



Prototipizzazione
Preproduzione
Produzione
20%
70%
10%
 da una tipica suddivisione in percentuali usate per sviluppo di componenti elettronici, ci
aspettiamo che:
20 %
10 %
70 %
 la stima si basa su un’estrapolazione di quanto gia’ fatto in LAR e su un fattore di scala
 Nei costi di produzione hanno particolare importanza i costi di produzione dei circuiti
integrati (NRE): molto alti per tecnologie da 0.13 micron o SiGe (~ 600 k$).
 Non e’ escluso che si possano trovare metodi per ridurre parte dei costi, soprattutto
di prototipizzazione e preproduzione, ottimizzando e dividendo i costi fra le
istituzioni coinvolte nella stessa attivita’.
M. Citterio
Roma 17 Settembre
Conclusions
 The LAr calorimetry system will probably work OK
at the sLHC
 Propose test to confirm and set ultimate limit
 Any failure will be at high psuedo-rapidity
 Milano would like to maintain the present
commitments inside LAR community, at least:
 Depending on the accelerator pulse structure,
developments in electronics, radiation hardness and old age
of present LAr electronics, we will have to upgrade the
electronics
 Discussion on the best architecture is in progress!
 The HV system must be carefully reviewed
M. Citterio
Roma 17 Settembre
M. Citterio
Roma 17 Settembre
Overview of LHC upgrade possibilities (I)
 Time scale of upgrade: 2014
Rad. Damage limit: ~700 fb-1
High Rad. Doses: life
expectancy of LHC IR
quadrupoles is < 10y
Error “halving time” is >5y by
2011-2012
Conceivable to plan a
luminosity upgrade based on
new low- IR magnets before
2014 approx.

Error “halving time” defined as the machine running time required
to multiply x4 the integrated luminosity
M. Citterio
Roma 17 Settembre
Pile-Up
No Pile-up
Signal
samples
1.0
0.8
0.6
0.4
0.2
0.0
40 Pile-up
events/crossing
Method:
-0.2
0
100
200
300
400
time, ns
500
600
• Liquid Argon gives a triangle pulse.
• To get a signal that is not pedestal shifted with beam rate
and approximately optimally corrected for pileup…
differentiate the pulse.
• Use optimal filtering to get optimum S/N
• Sum cells to get an energy… in the case on the left
trigger on events with ZZ & WZ production by triggering
on Z -> l l with the other boson (Z or W) going to j j
M. Citterio
Roma 17 Settembre