Tempo di ritardo
© Circuiti Integrati Digitali
L’invertitore
Invertitore CMOS
Risposta dinamica
V DD
V DD
Rp
V out
V out
CL
CL
Rn
V in = 0
(a) Basso  Alto
© Circuiti Integrati Digitali
V in = V DD
(b) Alto  Basso
L’invertitore
Tempo di ritardo, salita e discesa
© Circuiti Integrati Digitali
L’invertitore
Circuito RC del primo ordine
R
vin
vout
C
tp = ln (2) t = 0.69 RC
Modello dinamico per il calcolo del tempo di
ritardo dell’invertitore
© Circuiti Integrati Digitali
L’invertitore
Invertitore CMOS
Risposta dinamica
V DD
V DD
tpHL = f(R on.CL)
Rp
= 0.69 RonCL
V out
V out
CL
CL
Rn
V in = 0
(a) Basso  Alto
© Circuiti Integrati Digitali
V in = V DD
(b) Alto  Basso
L’invertitore
Ritardo dell’invertitore
• Lunghezza minima, L=0.25mm
• Assumiamo WP = 2WN =2W
• stessa corrente di pull-down e pull-up
• resistenze equivalenti RN = RP
• tempi di ritardo tpLH e tpHL uguali
• Modello RC del primo ordine
 WP 

RP  Runit 
 Wunit 
Ritardo:
1
 WN 

 Runit 
 Wunit 
tpHL = (ln 2) RNCL
© Circuiti Integrati Digitali
2W
W
1
 RN  RW
tpLH = (ln 2) RPCL
L’invertitore
Invertitore con carico
CP = 2Cgunit
2W
W
Ritardo
2W
Cint
CL
W
CN = Cgunit
Carico
W
W
CL  3
C g unit Cint  CdN  CdP  3
Cd unit
Wunit
Wunit
 CL 

t p  0,69  RW  Cint  CL   0,69  RW  Cint  1 
 Cint 
© Circuiti Integrati Digitali
L’invertitore
Risposta dinamica
3
2.5
?
Vout(V)
2
tp = 0.69 CL (Reqn+Reqp)/2
1.5
1
tpHL
tpLH
0.5
0
-0.5
0
0.5
1
1.5
t (sec)
© Circuiti Integrati Digitali
2
2.5
-10
x 10
L’invertitore
Layout della cascata di due invertitori
VDD
PMOS
1.2mm
=2l
In
Out
Metal1
Polysilicon
NMOS
GND
© Circuiti Integrati Digitali
L’invertitore
Ottimizzare le prestazioni
 Mantenere
basse le capacità parassite
 Aumentare la larghezza dei transistor
 Attenzione che aumentano anche le
capacità di carico!
 Aumentare
© Circuiti Integrati Digitali
VDD (????)
L’invertitore
Tempo di ritardo in funzione di VDD
5.5
5
tp(normalized)
4.5
4
3.5
3
2.5
2
1.5
1
0.8
1
1.2
1.4
1.6
V
1.8
2
2.2
2.4
(V)
DD
© Circuiti Integrati Digitali
L’invertitore
Dimensionamento dei transistor
-11
3.8
x 10
(per un carico fissato)
3.6
3.4
tp(sec)
3.2
3
2.8
Le capacità
intrinseche sono
dominanti:
Effetto di
“autocaricamento”
2.6
2.4
2.2
2
2
4
© Circuiti Integrati Digitali
6
8
S
10
12
14
L’invertitore
Rapporto NMOS/PMOS
-11
5
x 10
tpHL
tpLH
tp(sec)
4.5
b = Wp/Wn
tp
4
3.5
3
1
1.5
2
2.5
3
3.5
4
4.5
5
b
© Circuiti Integrati Digitali
L’invertitore
Tempi di salita e di discesa
0.35
tpHL(nsec)
0.3
0.25
0.2
0.15
© Circuiti Integrati Digitali
0
0.2
0.4
0.6
trise (nsec)
0.8
1
L’invertitore