Misure di Ampiezza
• Introduzione
• Il problema del campionamento
• Caratteristiche di un ADC
• Vari tipi di convertitori analogico-digitali
• Applicazioni in HEP e spettroscopia
•Esempi
28-Apr-2006
A. Cardini / INFN Cagliari
1
Introduzione
•
Perche’ andare dal mondo analogico al mondo digitale?
– Uso del PC per fare un ulteriore processing del segnale
– I segnali digitali non sono sensibili al noise, crosstalk, interferenze…
– Per memorizzare le informazioni in modo permanente
•
Il segnale pero’ viene alterato!
– Il segnale e’ campionato a intervalli di tempo definiti – freq. campionamento
– L’ampiezza, continua, e’ codificata in un numero limitato di numeri - quantizzazione
Codice binario
…..
00101
00100
00011
00010
00001
Tempo
28-Apr-2006
A. Cardini / INFN Cagliari
2
Introduzione (2)
•
I problemi si vedono quando si usa l’informazione campionata ed un
DAC per restituire il segnale campionato
•
La digitizzazione modifica in modo sostanziale il segnale, e per
ottimizzarla bisogna considerare sia gli aspetti di frequenza di
campionamento che di quantizzazione di ampiezza
Codice binario
…..
00101
00100
00011
00010
00001
Tempo
28-Apr-2006
A. Cardini / INFN Cagliari
3
Teorema del Campionamento
1 Hz
2 Hz
Campionamento @ 1 Hz
Campionamento @ 2 Hz
•
•
Se il campionamento e’ fatto a 1 Hz le due forme d’onda digitizzate
risultano indistinguibili
Per campionare la forma d’onda blu sono necessari almeno due punti
per periodo, ovvero campionare a 2 Hz
28-Apr-2006
A. Cardini / INFN Cagliari
4
Teorema del Campionamento (2)
•
Per rappresentare un segnale con frequenza massima f0 bisogna
campionare ad almeno 2*f0 (Teorema di Shannon o del campionamento)
•
Il campionamento ad una frequenza fc puo’ essere fatto solo per segnali
la cui banda e’ limitata a fc/2
Spettro del segnale
Fs/2
•
Fs
Per convertire con un ADC che campiona un segnale ad una frequenza fc
bisogna che la banda passante analogica sia LIMITATA a fc/2
28-Apr-2006
A. Cardini / INFN Cagliari
5
ADC: caratteristiche
•
Parametri importanti per un ADC:
– Range dinamico: rapporto tra la massima e la minima ampiezza che puo’
essere misurata (in un ADC lineare a 8 bit il range dinamico e’ 256)
– Risoluzione: la “granularita’” del segnale digitizzato
– Differential non-linearity: quanto sono uniformi gli incrementi di
digitizzazione
– Integral non-linearity: proporzionalita’ tra ingresso analogico e uscita
digitale
– Tempi di conversione: tempo necessario per digitizzare il segnale
analogico
– Rate di conteggio: limitato dal tempo morto tra una digitizzazione ed
una successiva
– Stabilita’: I parametri di conversione sono costanti nel tempo?
•
Idealmente si vorrebbe un ADC ad elevatissima risoluzione e con
un’altissima rate di conteggio, ma si puo’ solo raggiungere un
compromesso tra queste due richieste, che dipende dalle diverse
architetture usate per l’ADC
28-Apr-2006
A. Cardini / INFN Cagliari
6
ADC: caratteristiche (2)
•
Relazione tra numeri di bit, risoluzione ed errore di quantizzazione
Codice binario
Min. intervallo:
LSB=A/2n
n = numero di bit
…..
00101
00100
A = ampiezza massima
Ex : 8 bits ADC, 1V ampiezza massima
Risoluzione (LSB) = 1/28 = 3.9 mV (0.39%)
00011
00010
00001
28-Apr-2006
Max. errore quantizzazione: Q = +/- LSB/2 (ideal)
Rumore quantizzazione:
A. Cardini / INFN Cagliari
LSB
12
7
Risoluzione
•
•
La digitizzazione introduce delle approssimazioni, trasformando un
segnale continuo in un set discreto di valori. Per ridurre il rumore
introdotto dalla digitizzazione bisogna che lo step digitale (LSB)
corrisponda ad un piccolo incremento del segnale analogico
Ex.: 13 bit  V/V = 1/213 = 1/8192 = 1.22·10-4
•
Nella realta’ quello che si puo’ misurare e’ il “profilo del canale”, e
cioe’ si realizza un istogramma della probabilita’ di avere un certo
risultato in uscita a parita’ di segnale in ingresso
•
Per un ADC ideale ho:
in questo caso la risoluzione
e’ pari a V
28-Apr-2006
A. Cardini / INFN Cagliari
8
Risoluzione (2)
• Nella realta’, a causa del rumore sulle “soglie” che
determinano i confini tra una canale e il canale
adiacente, avro’:
Puo’ essere misurato con un impulsatore di precisione
28-Apr-2006
A. Cardini / INFN Cagliari
9
Risoluzione (3)
• Nei due grafici seguenti e’ mostrato un ADC la cui risoluzione
digitale e’ maggiore di quella analogica
Appare ovvio che i due bit in piu’ sono superflui (vedi dopo il
concetto di numero effettivo di bit)
13 bit
28-Apr-2006
A. Cardini / INFN Cagliari
11 bit
10
Risoluzione (4)
• Di quanta risoluzione
ho bisogno?
1.8 keV FWHM
•
Dal fit si puo’ determinare la posizione del picco con discreta
precisione anche se la digitizzazione e’ a pochi bit, ma solo se la
forma del picco e’ nota
•
5 campionamenti all’interno della FWHM permettono di ottenere
una stima “robusta” della posizione del picco anche se la forma del
picco non e’ nota con precisione e/o ci sono picchi sovrapposti
28-Apr-2006
A. Cardini / INFN Cagliari
11
Curva di trasferimento
• Idealmente
12
10
ADC count
8
6
4
2
0
-2
0
2
4
6
8
10
12
Vin
• Ma alcuni errori sono possibili:
–
–
–
–
Offset
Non linearita’ integrata
Non linearita’ differenziale
Codice mancante – non monotonicita’
28-Apr-2006
A. Cardini / INFN Cagliari
12
Non-linearita’ Integrata
•
Rappresenta la massima deviazione dalla proporzionalita’
dell’ampiezza misurata dall’ampiezza del segnale in ingresso
•
Da questo plot ovviamente le deviazioni dalla linearita’ non sono ben
visibili
28-Apr-2006
A. Cardini / INFN Cagliari
13
Non-linearita’ Integrata (2)
•
Queste curve rappresentano la differenza tra i punti e il fit lineare
•
Le deviazioni dalla linearita’ possono dipendere dalla forma e durata
dell’impulso in ingresso, a causa delle limitazioni in banda del
circuito di ingresso dell’ADC
•
Passando da impulsi di 400 ns a impulsi di 3 us la linearita’ migliora
significativamente
INL = 2/8192
INL = 20/8192
28-Apr-2006
A. Cardini / INFN Cagliari
14
Non-linearita’ Differenziale
•
Rappresenta la misura delle differenze tra i profili dei canali (cioe’
la loro ampiezza) all’interno del range dell’ADC, cioe’ i bit meno
significativi dovrebbero essere tutti uguali ma nella realta’ non lo
sono
 V (i )  V 
DNL  max 


V


 V (i )  V 
DNL  r.m.s.


V


•
Le differenze con il caso ideale non dovrebbero eccedere 0.5LSB
Codice
Vmax
2n
ADC con n bit
1 LSB 
-0.6LSB DNL
+0.5LSB DNL
28-Apr-2006
A. Cardini / INFN Cagliari
Input analogico
15
Non-linearita’ Differenziale (2)
• E’ facile vedere l’effetto della DNL
– Si manda in ingresso all’ADC un segnale di ampiezza casuale (o
una rampa lenta e precisa) che copra tutto il range dell’ADC
– L’istogramma dei conteggi deve essere piatto
– La DNL introduce delle strutture, ad esempio quelle periodiche
visibili qui in basso a destra
28-Apr-2006
A. Cardini / INFN Cagliari
16
Altri tipi di errore di conversione
• Sono mostrati qui in figura:
– Codice mancante
– Non monotonicita’
Non monotonicita’
Codice mancante
28-Apr-2006
A. Cardini / INFN Cagliari
17
Errore di Quantizzazione
• Si puo’ definire il cosiddetto
errore di quantizzazione  come la
differenza tra la proporzionalita’
tra l’output e l’input e il fatto che
in realta’ l’output e’ quantizzato
•  e’ nullo al centro del canale e
diventa LSB/s agli estremi
q
• L’rms di questo errore di
quantizzazione e’ pari a
2 
q
2
1 2
1
x
dx

q q
12


28-Apr-2006
2
2 
1
12
A. Cardini / INFN Cagliari
18
Numero effettivo di bit
• Sorgenti di rumore associate ad ogni ADC introducono delle
fluttuazioni nel processo di conversione, e se questo rumore
e’ abbastanza elevato puo’ ridurre la significanza dei bit
meno significativi nel codice convertito
• Per questo motivo e’ stato introdotto il concetto di numero
effettivo di bit E
E  N  log 2 RMS noise /  
dove
N = numero bit
 = errore di quantizzazione
RMSnoise = deviazione dell’output rispetto all’ingresso su tutto
il range dell’ADC
28-Apr-2006
A. Cardini / INFN Cagliari
19
Tempo di conversione
• Durante l’acquisizione del segnale il sistema non
puo’ accettare altri segnali  tempo morto
• Il tempo morto totale e’ dato dalla somma di
– Tempo di acquisizione della forma d’onda (al meglio il
tempo che il segnale impiegna per raggiungere il massimo
piu’ una costante)
– Tempo di conversione (puo’ dipendere dall’ampiezza)
– Tempo necessario alla scrittura in memoria (dipende
dall’HW, puo’ essere molto grande nei computer)
28-Apr-2006
A. Cardini / INFN Cagliari
20
Tempo di conversione (2)
– Gli effetti dovuti al tempo morto possono influenzare le
misure.
– Se non siamo nella condizione rate_eventi << 1/dead_time
allora e’ necessaria la misura del tempo morto
– Si manda all’ADC in parallelo ai segnali veri anche il
segnale di un impulsatore e si confrontano il numero di
conteggi di impulsatore visti nello spetto dell’ADC con
quelli contati con un contatore
– Un esempio: in una catena di decadimento dove la vita
media e’ minore del tempo morto si rischia di perdre
sistematicamente il decadimento successivo
28-Apr-2006
A. Cardini / INFN Cagliari
21
Effetti della rate di conteggio
• I problemi sono solitamente dovuti al fatto che la
baseline si sposti ad alte rate oppure alla presenza
di un undershoot immediatamente dopo l’impulso
• Per una sequenza random di impulso l’effetto varia
da impulso a impulso e si ottiene un allargamento
dello spettro
• Lo shift della baseline si evidenzia con uno shift
sistematico della posizione del picco in funzione
della rate
28-Apr-2006
A. Cardini / INFN Cagliari
22
Stabilita’
• Il tipico problema e’ il fatto che l’elettronica ha solitamente
una deriva in temperatura
• Anche se gli apparati moderni sono sufficientemente stabili
da questo punto di vista problemi di stabilita’ si possono
trovare in misure di elevata precisione o in misure molto
lunghe
• C’e’ allora bisogno di “stabilizzare” lo spettro
• Si usano due impulsatori di precisione che inseriscono nello
spettro due picchi di riferimento, uno nella parte bassa e uno
nella parte alta dello spettro, e poi si usa questa
informazione per correggere lo spettro
• La correzione puo’ essere fatta sia in HW che in SW
28-Apr-2006
A. Cardini / INFN Cagliari
23
Tipi di ADC
•
•
•
•
Flash ADC
Pipeline ADC
Successive Approximation ADC
Wilkinson ADC
Rate di campionamento
Potenza
bipolar
GHz
>W
Flash
CMOS
Sub-Ranging
Pipeline
Successive Approximation
Sigma-Delta
Discrete
Wilkinson
Hz
18
6
28-Apr-2006
A. Cardini / INFN Cagliari
<mW
Numbero di bit
24
Flash ADC
• Il segnale viene confrontato con 2n riferimenti
• Viene fatta una misura diretta con 2n-1 comparatori
• Tipicamente: 4-10 bit (12 bit sono rari), possono lavorare
fino a 1 GHz, hanno una alta DNL e consumano molto
28-Apr-2006
A. Cardini / INFN Cagliari
25
Pipeline ADC
-
S&H
Comparator
X2
1-bit DAC
1-bit
Input
S&H
Stage 1
Stage 2
1-bit
Stage 3
1-bit
1-bit
Stage N
…………
1-bit
Time Adjustment & Digital Error Correction
N-bit
28-Apr-2006
A. Cardini / INFN Cagliari
26
Pipeline ADC (2)
• Il segnale viene campionato e confrontato al primo stadio con
range/2 per sapere se e’ sopra o sotto la meta’. Ci si ricorda
questa informazione e se necessario si sottrae meta’ del
range al segnale analogico e si procede al secondo stadio che
fa un confronto con range/4 e cosi’ via
• C’e’ un ritardo tra l’ingresso e l’uscita di n cicli di clock per un
sistema a n stadi
• C’e’ pero’ una digitizzazione completa ogni ciclo di clock
• Si risparmia pero’ in potenza perche’ i comparatori sono usati
uno alla volta
28-Apr-2006
A. Cardini / INFN Cagliari
27
Successive Approximation
• Partendo dal bit piu’ significativo si confronta l’uscita di un
DAC a n bit con il segnale e si setta il bit corrispondente se
l’uscita del comparatore e’ alta (se DAC output < pulse height)
• Per avere n bit di risoluzione sono necessari n iterazioni
• Vantaggi
– Velocita’ (1-50 us)
– Elevata risoluzione
– IC
• Svantaggi
– 10-20% DNL a causa della limitata
precisione delle resistenze del DAC
28-Apr-2006
A. Cardini / INFN Cagliari
28
Wilkinson ADC
28-Apr-2006
A. Cardini / INFN Cagliari
29
Wilkinson ADC (2)
1.
Un segnale fa partire la scarica della capacita’ a corrente
costante
2. Un clock conta il tempo di carica
3. La carica si arresta quando la tensione ai capi del
condensatore raggiunge lo zero
•
Vantaggi
–
–
•
Svantaggi
–
•
Elevata risoluzione (18 bit)
Eccellente DNL (e’ un processo “analogico”)
Lento, il tempo di conversione e’ (al massimo ) 2n x clock (con
10ns di clock e 13 bit ho tempi di conversione di ~80 us)
Tecnica standard per la spettroscopia ad elevata risoluzione
28-Apr-2006
A. Cardini / INFN Cagliari
30
Sliding-scale
•
Tecnica per migliorare la linearita’ e l’uniformita’ della larghezza dei
canali negli ADC
•
Normalmente impulsi di una ampieza definita finiscono sempre in
uno stesso canale
•
In questa tecnica invece una tensione analogica casuale viene
sommata al segnale in ingresso e il suo equivalente viene sottratto al
segnale di uscita
•
Il risultato netto e’ lo stesso del precedente ma la conversione
avviene in un punto casuale della scala
•
Se la mia tensione casuale ha un range di M bin, l’uniformita’ del
canale migliora come M1/2
•
Lo svantaggio e’ che se avevo un ADC a N bin ora ho soltanto N-M
bin utili
28-Apr-2006
A. Cardini / INFN Cagliari
31
Convertitori ibridi
•
Tecniche miste di conversione possono essere
utilizzate per ottenere elevate risoluzioni e brevi
tempi di conversione
•
Flash + successive approximation ( oppure Flash +
Wilkinson)
–
–
–
Si utilizza un flash ADC a pochi bit per la conversione
“coarse, ad esempio 5/13 bit
Per i bit residui si usa un successive approx. o un
Wilkinson che grazie al range limitato ha un breve tempo
di conversione, ad esempio 8 bit = 256 canali a 100 MHz
 2.6 us
In questo modo si ha una conversione a 13 bit in <4us con
eccellenti INL e DNL
28-Apr-2006
A. Cardini / INFN Cagliari
32
Convertitori ibridi (2)
•
Flash ADC con subranging
–
Spesso si necessita soltanto di una buona risoluzione relativa (e
non assoluta), soprattutto in sistemi con un grande range
dinamico
28-Apr-2006
A. Cardini / INFN Cagliari
33
Convertitori ibridi (2)
•
Vantaggi
–
–
•
4-10 bit
Fino a 100 MHz di
clock
Svantaggi
–
Complicate funzioni
analogiche necessarie
28-Apr-2006
A. Cardini / INFN Cagliari
34
Risoluzione vs. Rate di Conversione
10 – 100 kHz
0.1 – 1 MHz
1 – 10 MHz
10 – 100 MHz




12 – 13 bits





10 – 11 bits









<10kHz
>17 bits

14 – 16 bits

8 – 9 bits

<8 bits
28-Apr-2006
> 100 MHz
A. Cardini / INFN Cagliari
35
Applicazioni
• HEP: Flash ADC e subranging ADC
– Molti canali
– Grandi vantaggi dall’integrazione dell’elettronica
– Possono essere usati per campionare le forme d’onda
• Spettroscopia: successive approximation e
Wilkinson ADC
– Peak sensing, di solito ci interessa solo l’ampiezza del
picco
– Maggiori risoluzioni ( 18 bit e oltre)
28-Apr-2006
A. Cardini / INFN Cagliari
36
ADC Lecroy 2249A
http://www.lecroy.com/lrs/dsheets/dslib.htm
•
LeCroy 2249A ADC measures charge using the Wilkinson
charge run-down technique
•
The input to the ADC is sampled and the result is stored as
charge on a capacitor. After a short interval, the capacitor
is discharged at a constant rate, producing a time
proportional to the input charge. The time is measured by
counting the number of oscillator pulses during the
discharge interval.
•
The Model 2249A contains twelve complete ADCs in a
single-width CAMAC module. Each ADC offers a resolution
of 10 bits to provide 0.1% resolution over a wide 1024channel dynamic range.
•
The input sensitivity of the Model 2249A is 0.25 pC/count
for a full scale range of 256 pC. This is compatible with
most available signal sources and no additional buffering or
reshaping of any kind is required to digitize nanosecond
pulses.
28-Apr-2006
A. Cardini / INFN Cagliari
37
ADC CAEN V792
http://www.caen.it/nuclear/
•
The Mod. V792 is a 1-unit wide VME 6U module housing 32
Charge-to-Digital Conversion channels with current
integrating negative inputs (50 Ohm impedance)
•
For each channel, the input charge is converted to a voltage
level by a QAC (Charge to Amplitude Conversion) section.
Input range is 0 ÷ 400 pC
•
The outputs of the QAC sections are multiplexed and
subsequently converted by two fast 12-bit ADCs
•
The integral non linearity is ±0.1% of Full Scale Range (FSR)
measured from 5% to 95% of FSR.
•
The ADCs use a sliding scale technique to improve the
differential non-linearity.
28-Apr-2006
A. Cardini / INFN Cagliari
38
ADC CAEN V792 (2)
http://www.caen.it/nuclear/
•
Analog Devices AD9220AR: “The devices use a multistage differential
pipelined architecture with digital output error correction logic to provide
12-bit accuracy at the specified data rates and to guarantee no missing
codes over the full operating temperature range”
28-Apr-2006
A. Cardini / INFN Cagliari
39
ADC CAEN V792 (3)
http://www.caen.it/nuclear/
•
Analog Devices AD9220AR
28-Apr-2006
A. Cardini / INFN Cagliari
40